WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012041694) CIRCUIT ARRANGEMENT FOR CONTROLLING A JUNCTION FIELD EFFECT TRANSISTOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/041694    International Application No.:    PCT/EP2011/065822
Publication Date: 05.04.2012 International Filing Date: 13.09.2011
IPC:
H03F 3/217 (2006.01), H03K 17/0412 (2006.01), H03K 5/07 (2006.01), H03K 5/12 (2006.01)
Applicants: SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2 80333 München (DE) (For All Designated States Except US).
HEID, Oliver [DE/DE]; (DE) (For US Only)
Inventors: HEID, Oliver; (DE)
Common
Representative:
SIEMENS AKTIENGESELLSCHAFT; Postfach 22 16 34 80506 München (DE)
Priority Data:
10 2010 041 759.9 30.09.2010 DE
Title (DE) SCHALTUNGSANORDNUNG ZUM ANSTEUERN EINES SPERRSCHICHT-FELDEFFEKTTRANSISTORS
(EN) CIRCUIT ARRANGEMENT FOR CONTROLLING A JUNCTION FIELD EFFECT TRANSISTOR
(FR) CIRCUIT DE COMMANDE D'UN TRANSISTOR À EFFET DE CHAMP À JONCTION
Abstract: front page image
(DE)Eine Schaltungsanordnung zum Ansteuern eines Sperrschicht-Feldeffekttransistors, der einen Gate-Anschluss aufweist, umfasst einen Treiber, der dazu ausgebildet ist, ein Spannungssignal mit einer festgelegten Frequenz zu erzeugen. Dabei umfasst die Schaltungsanordnung außerdem einen Vierpol, der eine mit dem Treiber verbundene Eingangsklemme und eine mit dem Gate-Anschluss verbundene Ausgangsklemme aufweist und eine Übertragungsfunktion besitzt, die einen Pol bei einem ungeraden Vielfachen der Frequenz aufweist.
(EN)The invention relates to a circuit arrangement for controlling a junction field effect transistor having a gate connection, said circuit arrangement comprising a driver which is designed to generate a voltage signal at a predefined frequency. The circuit arrangement further comprises a quadrupole that has an input terminal connected to the driver, an output terminal connected to the gate connection, and a transfer function having a pole at an uneven multiple of the frequency.
(FR)L'invention concerne un circuit de commande d'un transistor à effet de champ à jonction comportant une borne de grille, ledit circuit comprenant un étage d'attaque conçu pour générer un signal de tension à une fréquence prédéfinie. Ce circuit comprend en outre un quadripôle qui comporte une borne d'entrée connectée à l'étage d'attaque et une borne de sortie connectée à la borne de grille, et possède une fonction de transfert qui comporte un pôle à un multiple impair de la fréquence.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: German (DE)
Filing Language: German (DE)