WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012041681) SINGLE-ENDED TO DIFFERENTIAL BUFFER CIRCUIT AND METHOD FOR COUPLING AT LEAST A SINGLE-ENDED INPUT ANALOG SIGNAL TO A RECEIVING CIRCUIT WITH DIFFERENTIAL INPUTS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/041681    International Application No.:    PCT/EP2011/065562
Publication Date: 05.04.2012 International Filing Date: 08.09.2011
IPC:
G11C 27/02 (2006.01), H03F 3/45 (2006.01), H03M 1/12 (2006.01), H03M 3/02 (2006.01)
Applicants: ST-ERICSSON SA [CH/CH]; Chemin du Champ-des-Filles 39 CH-1228 Plan-les-Ouates (CH) (For All Designated States Except US).
NICOLLINI, Germano [IT/IT]; (IT) (For US Only).
MINUTI, Alberto [IT/IT]; (IT) (For US Only).
ZAMPROGNO, Marco [IT/IT]; (IT) (For US Only)
Inventors: NICOLLINI, Germano; (IT).
MINUTI, Alberto; (IT).
ZAMPROGNO, Marco; (IT)
Agent: CARANGELO, Pierluigi; Via delle Quattro Fontane, 15 I-00184 Roma (IT)
Priority Data:
10183195.6 30.09.2010 EP
61/405,783 22.10.2010 US
Title (EN) SINGLE-ENDED TO DIFFERENTIAL BUFFER CIRCUIT AND METHOD FOR COUPLING AT LEAST A SINGLE-ENDED INPUT ANALOG SIGNAL TO A RECEIVING CIRCUIT WITH DIFFERENTIAL INPUTS
(FR) CIRCUIT TAMPON ASYMÉTRIQUE-DIFFÉRENTIEL ET PROCÉDÉ POUR COUPLER AU MOINS UN SIGNAL ANALOGIQUE D'ENTRÉE ASYMÉTRIQUE ET UN CIRCUIT DE RÉCEPTION (24) AVEC ENTRÉES DIFFÉRENTIELLES
Abstract: front page image
(EN)A single-ended to differential buffer circuit is (21,22) is disclosed, adapted to couple at least an input analog signal (Vin) to a receiving circuit (24). The buffer circuit (21,22) comprises an output section (22) comprising a differential amplifier (25) having a first (31) and a second (32) input, a first (41) and a second (42) output. The buffer circuit further comprises an input section (21) comprising a first (CS1) and a second (CS2) switched capacitor, each adapted to sample said input analog signal (Vin) and having a first side (p1',p2') and a second side (p1", p2"), the first sides (ρ1', ρ2') of the first and second switched capacitors being controllably connectable / disconnectable to/from said first (41) and second (42) outputs respectively. In the buffer circuit the second sides (p1",p2") of said first (CS1) and second (CS2) switched capacitors are controllably connectable/disconnectable to/from said first (31) and second (32) inputs of the differential amplifier (25) respectively. Moreover, in the buffer circuit the second sides (p1", p2") of the first and second switched capacitors (CS1,CS2) are controllably connectable/disconnectable to/from said second output (42) and said first output (41) respectively. A method (100) for coupling at least a single-ended input analog signal (Vin) to a receiving circuit (24) with differential inputs is also disclosed.
(FR)L'invention concerne un circuit tampon asymétrique-différentiel (21, 22) adapté pour coupler au moins un signal analogique d'entrée (Vin) et un circuit de réception (24). Le circuit tampon (21, 22) comprend une section de sortie (22) comprenant un amplificateur différentiel (25) comportant une première entrée (31) et une deuxième entrée (32), et une première sortie (41) et une deuxième sortie (42). Le circuit tampon comprend également une section d'entrée (21) comprenant un premier condensateur commuté (CS1) et un deuxième condensateur commuté (CS2), chacun étant adapté pour échantillonner ledit signal analogique d'entrée (Vin) et comportant un premier côté (p1', p2') et un deuxième côté (p1", p2"), les premiers côtés (p1', p2') des premier et deuxième condensateurs commutés étant connectables / déconnectables de façon contrôlée avec/de ladite première sortie (41) et ladite deuxième sortie (42), respectivement. Dans le circuit tampon, les deuxièmes côtés (p1", p2") dudit premier condensateur commuté (CS1) et dudit deuxième condensateur commuté (CS2) sont connectables / déconnectables de façon contrôlée avec/de ladite première entrée (31) et ladite deuxième entrée (32), respectivement, de l'amplificateur différentiel (25). De plus, dans le circuit tampon, les deuxièmes côtés (p1", p2") des premier et deuxième condensateurs commutés (CS1, CS2) sont connectables / déconnectables de façon contrôlée avec/de ladite deuxième sortie (42) et ladite première sortie (41), respectivement. L'invention concerne également un procédé (100) pour coupler au moins un signal analogique d'entrée asymétrique (Vin) et un circuit de réception (24) avec des entrées différentielles.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)