WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011161830) MULTI-CORE SYSTEM AND SCHEDULING METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/161830    International Application No.:    PCT/JP2010/060912
Publication Date: 29.12.2011 International Filing Date: 25.06.2010
IPC:
G06F 9/48 (2006.01), G06F 9/52 (2006.01)
Applicants: FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588 (JP) (For All Designated States Except US).
KURIHARA, Koji [JP/JP]; (JP) (For US Only).
YAMASHITA, Koichiro [JP/JP]; (JP) (For US Only).
YAMAUCHI, Hiromasa [JP/JP]; (JP) (For US Only).
SUZUKI, Takahisa [JP/JP]; (JP) (For US Only)
Inventors: KURIHARA, Koji; (JP).
YAMASHITA, Koichiro; (JP).
YAMAUCHI, Hiromasa; (JP).
SUZUKI, Takahisa; (JP)
Agent: SAKAI, Akinori; A. SAKAI & ASSOCIATES, 20F, Kasumigaseki Building, 2-5, Kasumigaseki 3-chome, Chiyoda-ku, Tokyo 1006020 (JP)
Priority Data:
Title (EN) MULTI-CORE SYSTEM AND SCHEDULING METHOD
(FR) SYSTÈME MULTICOEUR ET PROCÉDÉ D'ORDONNANCEMENT
(JA) マルチコアシステムおよびスケジューリング方法
Abstract: front page image
(EN)In the disclosed system, profile information (26) pertaining to access to peripheral devices by each task allocated to a processor core is prepared ahead of time. On the basis of the profile information (26), a monitoring unit (27) monitors access requests for each peripheral device from tasks that are being executed by each processor core. When a task being executed by processor core #1_ (22) is accessing peripheral device B (25) while a task being executed by processor core #0_ (21) requests access to peripheral device A (24), bus contention occurs, and so the monitoring unit (27) forbids access requests by the task being executed by processor core #0_ (21). On the basis of the profile information (26), a scheduler (28) switches the task being executed by processor core #0_ (21) to a different task that does not cause bus contention.
(FR)Dans le système décrit, des informations de profil (26) relatives à l'accès à des dispositifs périphériques par chaque tâche allouée à un cœur de processeur sont préparées à l'avance. Sur la base des informations de profil (26), une unité de contrôle (27) contrôle des requêtes d'accès pour chaque dispositif périphérique émises par des tâches qui sont exécutées par chaque cœur de processeur. Lorsqu'une tâche exécutée par le cœur de processeur #1_ (22) accède au dispositif périphérique B (25) pendant qu'une tâche exécutée par le cœur de processeur #0_ (21) demande un accès au dispositif périphérique A (24), un conflit se produit au niveau du bus, et l'unité de contrôle (27) interdit alors les requêtes d'accès émises par la tâche exécutée par le cœur de processeur #0_ (21). Sur la base des informations de profil (26), un ordonnanceur (28) passe de la tâche exécutée par le cœur de processeur #0_ (21) à une tâche différente qui ne crée pas de conflit au niveau du bus.
(JA) プロセッサコアに割り当てられる各タスクの周辺機器へのアクセスに関するプロファイル情報(26)が予め用意される。監視部(27)はプロファイル情報(26)に基づいて各プロセッサコアで実行中のタスクから各周辺機器へのアクセス要求を監視する。プロセッサコア#1_(22)で実行中のタスクが周辺機器B(25)にアクセスしているときにプロセッサコア#0_(21)で実行中のタスクが周辺機器A(24)へのアクセスを要求すると、バスの競合が起こるので、監視部(27)はプロセッサコア#0_(21)で実行中のタスクのアクセス要求を禁止する。スケジューラ(28)はプロセッサコア#0_(21)で実行中のタスクをプロファイル情報(26)に基づいてバスの競合を起こさない別のタスクに切り替える。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)