WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011160001) NON-VOLATILE MEMORY COMPRISING BIT LINE AIR GAPS AND WORD LINE AIR GAPS AND CORRESPONDING MANUFACTURING METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/160001    International Application No.:    PCT/US2011/040859
Publication Date: 22.12.2011 International Filing Date: 17.06.2011
IPC:
H01L 21/8247 (2006.01), H01L 27/115 (2006.01), H01L 21/764 (2006.01)
Applicants: SANDISK TECHNOLOGIES, INC. [US/US]; Two Legacy Town Center 6900 North Dallas Parkway Plano, TX 75024 (US) (For All Designated States Except US).
PURAYATH, Vinod, Robert [IN/US]; (US) (For US Only).
MATAMIS, George [US/US]; (US) (For US Only).
HARARI, Eli [US/US]; (US) (For US Only).
KINOSHITA, Hiroyuki [US/US]; (US) (For US Only).
PHAM, Tuan [US/US]; (US) (For US Only)
Inventors: PURAYATH, Vinod, Robert; (US).
MATAMIS, George; (US).
HARARI, Eli; (US).
KINOSHITA, Hiroyuki; (US).
PHAM, Tuan; (US)
Agent: CROMER, David, E.; Vierra Magen Marcus & DeNiro, LLP 575 Market Strret, Suite 2500 San Francisco, CA 94105 (US)
Priority Data:
61/356,630 20.06.2010 US
61/356,603 19.06.2010 US
13/162,475 16.06.2011 US
Title (EN) NON-VOLATILE MEMORY COMPRISING BIT LINE AIR GAPS AND WORD LINE AIR GAPS AND CORRESPONDING MANUFACTURING METHOD
(FR) MÉMOIRE NON VOLATILE COMPRENANT DES ENTREFERS DE LIGNE DE BITS ET DES ENTREFERS DE LIGNE DE MOTS ET PROCÉDÉ DE FABRICATION CORRESPONDANT
Abstract: front page image
(EN)Air gap isolation in non-volatile memory arrays and related fabrication processes are provided. Electrical isolation between adjacent active areas of a substrate can be provided, at least in part, by bit line air gaps (436) that are elongated in a column direction between the active areas. At least one cap (434) is formed over each isolation region, at least partially overlying air to provide an upper endpoint for the corresponding air gap. The caps may be formed at least partially along the sidewalls of adjacent charge storage regions. In various embodiments, selective growth processes are used to form capping strips over the isolation regions to define the air gaps. Word line air gaps (487) that are elongated in a row direction between adjacent rows of storage elements are also provided. The selective growth processes involve a modification of the surface of the charge storage regions, either by deposition of a catalyst layer or by ion implantation.
(FR)La présente invention concerne une isolation d'entrefer dans des ensembles de mémoire non volatile et des processus de fabrication apparentés. Une isolation électrique entre des zones actives adjacentes d'un substrat peut être fournie, au moins en partie, par des entrefers de ligne de bits (436) allongés dans une direction de colonne entre les zones actives. Au moins un chapeau (434) est formé au-dessus de la zone d'isolation, recouvrant au moins en partie l'air pour fournir un point d'extrémité supérieur pour l'entrefer correspondant. Les chapeaux peuvent être formés au moins en partie le long des parois latérales de zones de stockage de charge adjacentes. Dans divers modes de réalisation, des processus de croissance sélective sont utilisés pour former des bandes de fermeture au-dessus de chaque zone d'isolation pour définir les entrefers. Des entrefers de ligne de mots (487) allongés dans une direction de rangée entre des rangées d'éléments de stockage sont également fournis. Les processus de croissance sélective impliquent une modification de la surface des zones de stockage de charge, soit par dépôt d'une couche de catalyseur soit par implantation d'ion.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)