WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011158797) DETECTION METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/158797    International Application No.:    PCT/JP2011/063520
Publication Date: 22.12.2011 International Filing Date: 13.06.2011
IPC:
H01L 21/822 (2006.01), G01R 31/28 (2006.01), H01L 21/66 (2006.01), H01L 27/00 (2006.01), H01L 27/04 (2006.01)
Applicants: HAMAMATSU PHOTONICS K.K. [JP/JP]; 1126-1, Ichino-cho, Higashi-ku, Hamamatsu-shi, Shizuoka 4358558 (JP) (For All Designated States Except US).
NAKAMURA Tomonori [JP/JP]; (JP) (For US Only)
Inventors: NAKAMURA Tomonori; (JP)
Agent: HASEGAWA Yoshiki; SOEI PATENT AND LAW FIRM, Marunouchi MY PLAZA (Meiji Yasuda Life Bldg.) 9th fl., 1-1, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1000005 (JP)
Priority Data:
2010-138618 17.06.2010 JP
Title (EN) DETECTION METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
(FR) PROCÉDÉ DE DÉTECTION POUR DISPOSITIF À CIRCUITS SEMICONDUCTEURS INTÉGRÉS ET DISPOSITIF À CIRCUITS SEMICONDUCTEURS INTÉGRÉS
(JA) 半導体集積回路装置の検査方法及び半導体集積回路装置
Abstract: front page image
(EN)In a detection method for a semiconductor integrated circuit device, a plurality of rectifier units (15, 25) for detection are provided on layered integrated circuit layers (10, 20). The plurality of rectifier units (15, 25) for detection are respectively connected between the plurality of connection terminals (14, 24), and positive power supply wiring (13a, 23a) and earthing wiring (13b, 23b), include rectifier elements (15a, 15b, 25a, 25b), and emit light using electric current. After the plurality of connection terminals (14, 24) are electrically connected to each other, a bias voltage is applied between the positive power supply wiring (13a) (or the earthing wiring 13b) and the earthing wiring (23b) (or the positive power supply (23a), and the connection status of the connection terminals (14, 24) is detected on the basis of the emission of light from the rectifier unit (25) for detection. Thus enabled is the quick detection of the presence of interlayer connection faults for each layer of a semiconductor integrated circuit device formed from the layering of a plurality of integrated circuit layers in the thickness direction.
(FR)Dans un procédé de détection pour un dispositif à circuits semiconducteurs intégrés, une pluralité d'unités de redressement (15, 25) destinées à la détection sont placées sur des couches stratifiées de circuit intégré (10, 20). La pluralité d'unités de redressement (15, 25) destinées à la détection est connectée respectivement entre la pluralité de bornes de connexion (14, 24) et un conducteur d'alimentation électrique positive (13a, 23a) ainsi qu'un conducteur de masse (13b, 23b), elles comprennent des éléments redresseurs (15a, 15b, 25a, 25b) et émettent de la lumière sous l'effet d'un courant électrique. Après que les bornes de connexion (14, 24) sont connectées électriquement les unes aux autres, une tension de polarisation est appliquée entre le conducteur d'alimentation électrique positive (13a) (ou le conducteur de masse 13b) et le conducteur de masse (23b) (ou l'alimentation électrique positive 23a) et l'état de connexion des bornes de connexion (14, 24) est détecté d'après l'émission de lumière par l'unité de redressement (25) destinée à la détection. Il est donc possible de détecter rapidement la présence de défauts de connexion entre couches pour chacune des couches d'un dispositif à circuits semiconducteurs intégrés formé par superposition d'une pluralité de couches de circuits intégrés dans la direction de l'épaisseur.
(JA) 互いに積層される集積回路層10及び20に、複数の検査用整流素子部15及び25をそれぞれ形成する。複数の検査用整流素子部15(25)は、複数の接続用端子14(24)のそれぞれと正電源配線13a(23a)及び接地配線13b(23b)との間に接続され、整流素子15a,15b(25a,25b)を含み電流により発光する。複数の接続用端子14及び24を互いに電気的に接続したのち、正電源配線13a(又は接地配線13b)と接地配線23b(又は正電源配線23a)との間にバイアス電圧を印加し、検査用整流素子部25の発光に基づいて、接続用端子14及び24の接続状態を検査する。これにより、複数の集積回路層が厚さ方向に積層されて成る半導体集積回路装置の層間接続不良の有無を、一層積層する毎に短時間で検査することができる。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)