WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011158698) PROCESS FOR PRODUCTION OF SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/158698    International Application No.:    PCT/JP2011/063040
Publication Date: 22.12.2011 International Filing Date: 07.06.2011
IPC:
H01L 21/3205 (2006.01), C25D 5/02 (2006.01), C25D 7/12 (2006.01), H01L 21/288 (2006.01), H01L 21/66 (2006.01), H01L 23/52 (2006.01), H01L 25/065 (2006.01), H01L 25/07 (2006.01), H01L 25/18 (2006.01)
Applicants: TOKYO ELECTRON LIMITED [JP/JP]; 3-1, Akasaka 5-chome, Minato-ku, Tokyo 1076325 (JP) (For All Designated States Except US).
IWATSU, Haruo [JP/JP]; (JP) (For US Only).
SHIRAISHI, Masatoshi [JP/JP]; (JP) (For US Only).
KATAOKA, Kenichi [JP/JP]; (JP) (For US Only)
Inventors: IWATSU, Haruo; (JP).
SHIRAISHI, Masatoshi; (JP).
KATAOKA, Kenichi; (JP)
Agent: KANEMOTO, Tetsuo; Hazuki International, Kakubari Building, 1-20, Sumiyoshi-cho, Shinjuku-ku, Tokyo 1620065 (JP)
Priority Data:
2010-136498 15.06.2010 JP
Title (EN) PROCESS FOR PRODUCTION OF SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE
(FR) PROCESSUS DE PRODUCTION D'UN DISPOSITIF À SEMI-CONDUCTEUR, ET DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置の製造方法及び半導体装置
Abstract: front page image
(EN)A substrate having multiple electronic circuits formed on the surface thereof and a template are arranged so that the position of a through-hole in the substrate and the position of an opening formed on the surface of the template correspond to each other and the back surface of the substrate and the front surface of the template face each other. Subsequently, a plating solution is supplied from a passage formed in the template into the through-hole, and a voltage is applied between a circuit electrode in each of the electronic circuits and an electrode in the template, thereby forming a through electrode that is to be connected to the circuit electrode and the electrode in the through-hole. Subsequently, a voltage is applied between the circuit electrode and the electrode to carry out an electric test on each of the electronic circuits.
(FR)Un substrat doté de multiples circuits électroniques qui sont formés sur sa surface et un modèle sont disposés de manière à ce que la position d'un trou traversant dans le substrat et la position d'une ouverture formée sur la surface du modèle correspondent l'une à l'autre et de manière à ce que la surface arrière du substrat et la surface avant du modèle se fassent face. Par la suite, une solution de revêtement métallique est fournie à partir d'un passage formé dans le modèle jusque dans le trou traversant, et une tension est appliquée entre une électrode de circuit dans chacun des circuits électroniques et une électrode dans le modèle, ce qui permet de former de la sorte une électrode traversante qui doit être connectée à l'électrode de circuit et à l'électrode dans le trou traversant. Par la suite, une tension est appliquée entre l'électrode de circuit et l'électrode de manière à effectuer un essai électrique sur chacun des circuits électroniques.
(JA) 表面に複数の電子回路が形成された基板の貫通孔の位置とテンプレート表面の開口部の位置が対応し、基板の裏面とテンプレートの表面が対向するように、基板とテンプレートを配置する。その後、テンプレートの流通路から貫通孔内にめっき液を供給すると共に、電子回路の回路電極とテンプレートの電極との間に電圧を印加し、貫通孔内に回路電極と電極に接続される貫通電極を形成する。その後、回路電極と電極との間に電圧を印加し、電子回路の電気的試験を行う。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)