(EN) Systems and methods for dynamic multi-link compilation partitioning. In particular, some implementations of the present invention relate to systems and methods for connecting a computer processing unit to a video display through the use of a wide variety of video display connectors. The present invention further relates to a dynamic interface incorporating USB, PCI-express, SATA, I2C, and power management bus (PMBus) technologies. Further still, some implementations of the present invention relate to an openly connected dynamic storage system whereby the storage capacity of a processing unit is increased by coupling additional storage components to the processing unit via a dynamic interface connector that is interposedly connected. Some implementations of the invention further relate to a customizable grouping of PCIe lanes to provide for a flexible allocation of the lanes to customize the characteristic of the board set, while reducing the power consumption, improving the bandwidth and speed of the device, reducing the cost of the device and providing serial data transfer architecture to provide multiple busses.
(FR) L'invention porte sur des systèmes et des procédés de partitionnement de compilation multi-liaison dynamique. En particulier, certaines mises en œuvre de la présente invention portent sur des systèmes et des procédés de connexion d'une unité de traitement informatique à un écran vidéo par utilisation d'une grande diversité de connecteurs d'écran vidéo. La présente invention porte en outre sur une interface dynamique incorporant des technologies USB, PCI-express, SATA, I²C, et de bus de gestion d'énergie (PMBus). En outre, certaines mises en œuvre de la présente invention portent sur un système de stockage dynamique connecté de manière ouverte qui permet d'augmenter la capacité de stockage d'une unité de traitement par couplage de composants de stockage supplémentaires à l'unité de traitement par l'intermédiaire d'un connecteur d'interface dynamique qui est connecté intercalé. Certaines mises en œuvre de l'invention portent en outre sur un regroupement personnalisable de voies PCIe pour permettre une affectation flexible des voies afin de personnaliser la caractéristique de l'ensemble de cartes, tout en réduisant la consommation d'énergie, en améliorant la bande passante et la vitesse du dispositif, en réduisant le coût du dispositif et en fournissant une architecture de transfert de données série pour permettre de multiples bus.
