WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011152985) DYNAMIC BUFFER MANAGEMENT IN A NAND MEMORY CONTROLLER TO MINIMIZE AGE RELATED PERFORMANCE DEGRADATION DUE TO ERROR CORRECTION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/152985    International Application No.:    PCT/US2011/036669
Publication Date: 08.12.2011 International Filing Date: 16.05.2011
IPC:
G11C 7/10 (2006.01)
Applicants: GREENLIANT LLC [US/US]; 3970 Freedom Circle Santa Clara, CA 95054 (US) (For All Designated States Except US).
ARYA, Siamak [US/US]; (US) (For US Only)
Inventors: ARYA, Siamak; (US)
Agent: YIN, Ronald, L.; DLA Piper LLP US 2000 University Avenue East Palo Alto, CA 94303 (US)
Priority Data:
12/791,774 01.06.2010 US
Title (EN) DYNAMIC BUFFER MANAGEMENT IN A NAND MEMORY CONTROLLER TO MINIMIZE AGE RELATED PERFORMANCE DEGRADATION DUE TO ERROR CORRECTION
(FR) GESTION DE MÉMOIRE TAMPON DYNAMIQUE DANS UN CONTRÔLEUR DE MÉMOIRE NON-ET POUR RÉDUIRE AU MINIMUM LA DÉGRADATION DES PERFORMANCES LIÉE À L'ÂGE GRÂCE À LA CORRECTION D'ERREURS
Abstract: front page image
(EN)An output buffer circuit for a non-volatile memory stores data bits and error correction check ("ECC") bits. The output buffer circuit comprises an ECC circuit for receiving the data bits and the ECC bits to determine If the data bits need to be corrected. The ECC circuit supplies the data bits as its output and generates a correction signal. An ECC circuit receives the data bits and the ECC bits and generates corrected data bits. The output buffer circuit further has three or more storage circuits, which have an input/output port. A bus connects to the storage circuits and supplies data bits between each storage circuit, the nonvolatile memory, and the storage circuits, and supplies data bits as the output of the output buffer circuit. A switch circuit is associated with each storage circuit for receiving the data bits; and the storage bits are output to the storage circuit.
(FR)Un circuit de mémoire tampon de sortie destiné à une mémoire non volatile stocke des bits d'informations et des bits de contrôle de correction d'erreurs (bits « d'ECC »). Ledit circuit de mémoire tampon de sortie comprend un circuit de contrôle de correction d'erreurs (circuit « d'ECC ») qui sert à recevoir les bits d'informations et les bits d'ECC afin de déterminer si les bits d'informations doivent être corrigés. Ce circuit d'ECC fournit les bits d'informations qui représentent sa sortie et génère un signal de correction. Le circuit d'ECC reçoit les bits d'informations et les bits d'ECC et génère des bits d'informations corrigés. Ledit circuit de mémoire tampon de sortie comprend en outre un minimum de trois circuits de stockage dotés d'un port d'entrée/sortie. Un bus assure la connexion avec les circuits de stockage et fait circuler les bits d'informations entre les circuits de stockage et entre la mémoire non volatile et les circuits de stockage, et fournit les bits d'informations qui représentent la sortie dudit circuit de mémoire tampon de sortie. Un circuit de commutation est associé à chaque circuit de stockage afin de recevoir les bits d'informations, et les bits de stockage sont émis vers le circuit de stockage.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)