WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011152225) DESIGN SUPPORT DEVICE AND DESIGN SUPPORT METHOD OF GATE DRIVE CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/152225    International Application No.:    PCT/JP2011/061611
Publication Date: 08.12.2011 International Filing Date: 20.05.2011
IPC:
G06F 17/50 (2006.01), H02M 1/08 (2006.01)
Applicants: HITACHI, LTD. [JP/JP]; 6-6, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008280 (JP) (For All Designated States Except US).
TSUCHIE Yoshiyuki [JP/JP]; (JP) (For US Only).
TORIGOE Makoto [JP/JP]; (JP) (For US Only).
OSAKA Hideki [JP/JP]; (JP) (For US Only).
SUGA Takashi [JP/JP]; (JP) (For US Only)
Inventors: TSUCHIE Yoshiyuki; (JP).
TORIGOE Makoto; (JP).
OSAKA Hideki; (JP).
SUGA Takashi; (JP)
Agent: HIRAKI Yusuke; Atago Green Hills MORI Tower 32F, 5-1, Atago 2-chome, Minato-ku, Tokyo 1056232 (JP)
Priority Data:
2010-128030 03.06.2010 JP
Title (EN) DESIGN SUPPORT DEVICE AND DESIGN SUPPORT METHOD OF GATE DRIVE CIRCUIT
(FR) DISPOSITIF DE PRISE EN CHARGE DE CONCEPTION ET PROCÉDÉ DE PRISE EN CHARGE DE CONCEPTION D'UN CIRCUIT DE COMMANDE DE GRILLE
(JA) ゲート駆動回路の設計支援装置および設計支援方法
Abstract: front page image
(EN)Disclosed is a design support device for shortening the TAT for design of a gate drive circuit. The design support device is provided with a circuit analysis unit for using a parameter of a circuit element included in a gate drive circuit for controlling switching of a semiconductor element to calculate the switching voltage of the semiconductor element; an electromagnetic field analysis unit for calculating electromagnetic radiation noise generated by the switching voltage in a system equipped with the gate drive circuit; a first assessment unit for assessing whether or not the electromagnetic radiation noise is within a target value; a first circuit improvement unit for improving the parameter of the circuit element so as to suppress the electromagnetic radiation noise if the electromagnetic radiation noise is not within the target value; and a noise estimation unit for estimating the electromagnetic radiation noise on the basis of the switching voltage which has been calculated by the circuit analysis unit using the improved parameter; wherein the central processing device optimizes the parameter of the circuit element (see Fig. 4).
(FR)L'invention concerne un dispositif de prise en charge de conception pour raccourcir le TAT pour la conception d'un circuit de commande de grille. Le dispositif de prise en charge de conception est pourvu d'une unité d'analyse de circuit pour utiliser un paramètre d'un élément de circuit inclus dans un circuit de commande de grille pour commander la commutation d'un élément semi-conducteur pour calculer la tension de commutation de l'élément semi-conducteur; d'une unité d'analyse de champ électromagnétique pour calculer un bruit de rayonnement électromagnétique généré par la tension de commutation dans un système équipé du circuit de commande de grille; d'une première unité d'estimation pour estimer si, oui ou non, le bruit de rayonnement électromagnétique est dans les limites d'une valeur cible; d'une première unité d'amélioration de circuit pour améliorer le paramètre de l'élément de circuit de manière à supprimer le bruit de rayonnement électromagnétique si le bruit de rayonnement électromagnétique n'est pas dans les limites de la valeur cible; et d'une unité d'estimation de bruit pour estimer le bruit de rayonnement électromagnétique sur la base de la tension de commutation qui a été calculée par l'unité d'analyse de circuit en utilisant le paramètre amélioré; le dispositif de traitement central optimisant le paramètre de l'élément de circuit (voir la figure 4).
(JA) ゲート駆動回路の設計を、短TAT化する設計支援装置を提供する。 半導体素子のスイッチングを制御するゲート駆動回路に含まれる回路素子のパラメーを用いて前記半導体素子のスイッチング電圧を計算する回路解析部と、前記スイッチング電圧によって前記ゲート駆動回路を搭載するシステムに発生する電磁放射ノイズを計算する電磁界解析部と、前記電磁放射ノイズが目標値に収まっているか否か判定する第1の判定部と、前記電磁放射ノイズが目標値に収まっていない場合に、前記電磁放射ノイズを抑制するように前記回路素子のパラメータを改良する第1の回路改良部と、前記改良したパラメータを用いて前記回路解析部が計算したスイッチング電圧に基づいて電磁放射ノイズを推定するノイズ推定部と、を備え、中央処理装置が、前記回路素子のパラメータを最適化する(図4参照)。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)