WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011152121) DISPLAY DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/152121    International Application No.:    PCT/JP2011/058765
Publication Date: 08.12.2011 International Filing Date: 07.04.2011
IPC:
G09G 3/36 (2006.01), G02F 1/133 (2006.01), G02F 1/1343 (2006.01), G09G 3/20 (2006.01), G04G 9/00 (2006.01)
Applicants: SHARP KABUSHIKI KAISHA [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522 (JP) (For All Designated States Except US).
WASHIO, Hajime; (For US Only)
Inventors: WASHIO, Hajime;
Agent: SHIMADA, Akihiro; Shimada Patent Firm, Manseian Building, 1-10-3, Yagi-cho, Kashihara-shi, Nara 6340078 (JP)
Priority Data:
2010-125549 01.06.2010 JP
Title (EN) DISPLAY DEVICE
(FR) DISPOSITIF D'AFFICHAGE
(JA) 表示装置
Abstract: front page image
(EN)Provided is a display device that operates with low power consumption, and has a high degree of freedom in image display designability. A normal display unit that displays images by driving a typical active matrix, and a memory display unit that displays images by driving memory are disposed on a substrate that constitutes a liquid crystal display panel. The pixels in the memory display unit have shapes such as curves or edges that are not parallel to either a gate line (GL) or a source line (SL). A plurality of pixel memory units (PMUs) having flips-flops are provided so as to correspond to a plurality of pixels in the memory display unit. Display data (DATA) is assigned to a pixel memory unit (PMU (1)) that corresponds to the first stage of a shift register that is constituted by connecting the flip-flops in the plurality of pixel memory units (PMUs) in a series.
(FR)L'invention concerne un dispositif d'affichage qui fonctionne avec une faible consommation de puissance, et offre un niveau de liberté élevé dans la capacité de conception de l'affichage d'images. Une unité d'affichage régulière, qui affiche les images en pilotant une matrice active typique, et une unité d'affichage de mémoire, qui affiche des images en pilotant la mémoire, sont disposées sur un substrat qui constitue un panneau d'affichage à cristaux liquides. Les pixels dans l'unité d'affichage de mémoire présentent des formes telles que des courbes ou des côtés non parallèles à la fois dans une ligne de grille (GL) et une ligne source (SL). Une pluralité d'unités de mémoire de pixels (PMU) comprenant des circuits bistables est fournie de façon à correspondre à une pluralité de pixels dans l'unité d'affichage de mémoire. Les données d'affichage sont affectées à une unité de mémoire de pixels (PMU (1)) qui correspond à la première étape d'un registre de décalage qui est constitué en connectant les circuits bistables dans la pluralité d'unités de mémoire de pixels (PMU) en série.
(JA) 本発明は、低消費電力で動作し、かつ、画像表示に関するデザイン性の自由度が高い表示装置を提供することを目的とする。 液晶パネルを構成する1つの基板上に、一般的なアクティブマトリクス駆動による画像表示が行われる通常表示部と、メモリ駆動による画像表示が行われるメモリ表示部とが設けられる。メモリ表示部内の画素の形状は、ゲートバスライン(GL)およびソースバスライン(SL)のいずれにも平行でない辺または曲線を含む形状とされる。メモリ表示部内の複数の画素に対応するように、それぞれがフリップフロップを有する複数の画素メモリユニット(PMU)が設けられる。それら複数の画素メモリユニット(PMU)内のフリップフロップが直列に接続されることによって構成されたシフトレジスタについて、1段目に対応する画素メモリユニット(PMU(1))に表示用データ(DATA)を与える。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)