WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011145294) WIRING METHOD, STRUCTURE HAVING WIRING PROVIDED ON SURFACE, SEMICONDUCTOR DEVICE, WIRING BOARD, MEMORY CARD, ELECTRIC DEVICE, MODULE, AND MULTILAYER CIRCUIT BOARD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/145294    International Application No.:    PCT/JP2011/002628
Publication Date: 24.11.2011 International Filing Date: 11.05.2011
IPC:
H05K 3/42 (2006.01), C23C 18/18 (2006.01), G06K 19/077 (2006.01), H01L 23/12 (2006.01), H01L 25/00 (2006.01), H01L 25/065 (2006.01), H01L 25/07 (2006.01), H01L 25/18 (2006.01), H05K 1/14 (2006.01), H05K 3/00 (2006.01)
Applicants: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
YOSHIOKA, Shingo [JP/JP]; (JP) (For US Only).
FUJIWARA, Hiroaki [JP/JP]; (JP) (For US Only).
TAKASHITA, Hiromitsu [JP/JP]; (JP) (For US Only).
TAKEDA, Tsuyoshi [JP/JP]; (JP) (For US Only).
KONNO, Yuko [JP/JP]; (JP) (For US Only)
Inventors: YOSHIOKA, Shingo; (JP).
FUJIWARA, Hiroaki; (JP).
TAKASHITA, Hiromitsu; (JP).
TAKEDA, Tsuyoshi; (JP).
KONNO, Yuko; (JP)
Agent: KOTANI, Etsuji; Osaka Nakanoshima Building 2nd Floor, 2-2, Nakanoshima 2-chome, Kita-ku, Osaka-shi, Osaka 5300005 (JP)
Priority Data:
2010-115250 19.05.2010 JP
Title (EN) WIRING METHOD, STRUCTURE HAVING WIRING PROVIDED ON SURFACE, SEMICONDUCTOR DEVICE, WIRING BOARD, MEMORY CARD, ELECTRIC DEVICE, MODULE, AND MULTILAYER CIRCUIT BOARD
(FR) PROCÉDÉ DE CÂBLAGE, STRUCTURE AYANT UN CÂBLAGE PLACÉ SUR UNE SURFACE, DISPOSITIF À SEMI-CONDUCTEURS, CARTE IMPRIMÉE, CARTE MÉMOIRE, DISPOSITIF ÉLECTRIQUE, MODULE ET CARTE IMPRIMÉE À COUCHES MULTIPLES
(JA) 配線方法、並びに、表面に配線が設けられた構造物、半導体装置、配線基板、メモリカード、電気デバイス、モジュール及び多層回路基板
Abstract: front page image
(EN)Disclosed is a wiring method wherein an insulating layer (103) is formed on the surface of a semiconductor substrate (1), said surface having a plurality of connecting terminals (101a, 102a) exposed therefrom, a resin film (104) is formed on the surface of the insulating layer (103), and a groove (105) having a depth equivalent to or more than the thickness of the resin film (104) from the surface side of the resin film (104) is formed to extend over areas close to the connecting terminals to be connected. Communicating holes (106, 107), which reach the connecting terminals from the close extending areas, are formed, a plating catalyst or a plating catalyst precursor is applied on the surface of the groove (105) and the surfaces of the communicating holes (106, 107), the resin film (104) is removed by melting or swelling the resin film, and a plating film is formed by electroless plating only on the area where the plating catalyst or a plating catalyst formed of the plating catalyst precursor is left. Consequently, wiring (108) is provided, said wiring having a main body portion positioned on the surface of the insulating film (103), and a branch portion, which extends to the inside of the insulating layer (103) by being branched from the main body portion, and which reaches the connecting terminals (101a, 102a) to be connected.
(FR)L'invention concerne un procédé de câblage dans lequel : une couche d'isolation (103) est formée sur la surface d'un substrat semi-conducteur (1), ladite surface comportant une pluralité de bornes de connexion (101a, 102a) exposées à partir de celle-ci; un film de résine (104) est formé à la surface de la couche d'isolation (103); et une rainure (105) ayant une profondeur équivalente ou supérieure à l'épaisseur du film de résine (104) à partir du côté de surface du film de résine (104) est formée de manière à s'étendre sur des zones proches des bornes de connexion à connecter. Des trous de communication (106, 107) sont ménagés, atteignant les bornes de connexion à partir des zones proches, un catalyseur de placage ou un précurseur de catalyseur de placage est appliqué sur la surface de la rainure (105) et sur les surfaces des trous de communication (106, 107); le film de résine (104) est éliminé par fusion ou gonflage du film de résine et un film de placage est formé par dépôt autocatalytique sur la seule zone où subsiste le catalyseur de placage ou un catalyseur de placage formé par le précurseur de catalyseur de placage. Il en résulte qu'on obtient un câblage (108), ledit câblage comprenant une partie de corps principal placée sur la surface du film d'isolation (103) et une partie de branche s'étendant à l'intérieur de la couche d'isolation (103) en se ramifiant à partir de la partie de corps principal et atteignant les bornes de connexion (101a, 102a) à connecter.
(JA) 複数の接続端子101a,102aが露出する半導体装置1の表面に絶縁層103を形成し、絶縁層103の表面に樹脂被膜104を形成し、樹脂被膜104の表面側から樹脂被膜104の厚みと同じ又は厚みを超える深さの溝105を接続対象の接続端子の近傍を通過するように形成すると共に、その近傍通過部分から接続対象の接続端子に到達する連通孔106,107を形成し、溝105及び連通孔106,107の表面にメッキ触媒又はメッキ触媒前駆体を被着させ、樹脂被膜104を溶解又は膨潤させることにより除去し、無電解メッキを行うことによりメッキ触媒又はメッキ触媒前駆体から形成されるメッキ触媒が残留する部分のみにメッキ膜を形成することにより、絶縁層103の表面に位置する本体部と、この本体部から分岐して絶縁層103の内部に延び、接続対象の接続端子101a,102aに到達する分岐部とを有する配線108を設ける配線方法が提供される。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)