WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011145274) SEMICONDUCTOR MEMORY UNIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/145274    International Application No.:    PCT/JP2011/002388
Publication Date: 24.11.2011 International Filing Date: 22.04.2011
IPC:
G11C 11/419 (2006.01), G11C 11/401 (2006.01), G11C 11/4096 (2006.01), G11C 11/41 (2006.01), G11C 11/417 (2006.01)
Applicants: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
KOIKE, Tsuyoshi; (For US Only).
NAKAI, Youji; (For US Only)
Inventors: KOIKE, Tsuyoshi; .
NAKAI, Youji;
Agent: MAEDA, Hiroshi; Osaka-Marubeni Bldg.,5-7,Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053 (JP)
Priority Data:
2010-113494 17.05.2010 JP
Title (EN) SEMICONDUCTOR MEMORY UNIT
(FR) UNITÉ DE MÉMOIRE SEMI-CONDUCTRICE
(JA) 半導体記憶装置
Abstract: front page image
(EN)A transistor (TP0) comprises a source connected to a power source node, a drain connected to a local bit line (104), and a gate connected to a write global bit line (107). A transistor (TP1) comprises a source connected to a power source node, a drain connected to a local bit line (105), and a gate connected to a write global bit line (106). A transistor (TN0) comprises a source connected to the write global bit line (106), a drain connected to the local bit line (104), and a gate to which a control signal (PASS<0>) is provided. A transistor (TN1) comprises a source connected to the write global bit line (107), a drain connected to the local bit line (105), and a gate to which the control signal (PASS<0>) is provided. A readout circuit (112) is connected to the local bit lines (104, 105) and to readout global bit lines (108, 109).
(FR)Selon l'invention, un transistor (TP0) comprend une source connectée à un nœud de source d'énergie, un drain connecté à une ligne de bits locale (104), et une gâchette connectée à une ligne de bits globale d'écriture (107). Un transistor (TP1) comprend une source connectée à un nœud de source d'énergie, un drain connecté à une ligne de bits locale (105), et une gâchette connectée à une ligne de bits globale d'écriture (106). Un transistor (TN0) comprend une source connectée à la ligne de bits globale d'écriture (106), un drain connecté à la ligne de bits locale (104), et une gâchette à laquelle est fourni un signal de commande (PASS<0>). Un transistor (TN1) comprend une source connectée à la ligne de bits globale d'écriture (107), un drain connecté à la ligne de bits locale (105), et une gâchette à laquelle est fourni le signal de commande (PASS<0>). Un circuit de lecture (112) est connecté aux lignes de bits locales (104, 105) et aux lignes de bits globales de lecture (108, 109).
(JA) トランジスタ(TP0)は、電源ノードに接続されたソースと、ローカルビット線(104)に接続されたドレインと、書き込みグローバルビット線(107)に接続されたゲートとを有する。トランジスタ(TP1)は、電源ノードに接続されたソースと、ローカルビット線(105)に接続されたドレインと、書き込みグローバルビット線(106)に接続されたゲートとを有する。トランジスタ(TN0)は、書き込みグローバルビット線(106)に接続されたソースと、ローカルビット線(104)に接続されたドレインと、制御信号(PASS<0>)が与えられるゲートとを有する。トランジスタ(TN1)は、書き込みグローバルビット線(107)に接続されたソースと、ローカルビット線(105)に接続されたドレインと、制御信号(PASS<0>)が与えられるゲートとを有する。読み出し回路(112)は、ローカルビット線(104,105)と読み出しグローバルビット線(108,109)に接続される。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)