WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011145245) SEMICONDUCTOR STORAGE DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/145245    International Application No.:    PCT/JP2011/001076
Publication Date: 24.11.2011 International Filing Date: 24.02.2011
IPC:
G11C 11/41 (2006.01), H01L 21/822 (2006.01), H01L 27/04 (2006.01), H01L 27/10 (2006.01)
Applicants: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
ISHIKURA, Satoshi; (For US Only).
SUMITANI, Norihiko; (For US Only)
Inventors: ISHIKURA, Satoshi; .
SUMITANI, Norihiko;
Agent: MAEDA, Hiroshi; Osaka-Marubeni Bldg.,5-7,Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053 (JP)
Priority Data:
2010-117748 21.05.2010 JP
Title (EN) SEMICONDUCTOR STORAGE DEVICE
(FR) DISPOSITIF MÉMOIRE SEMI-CONDUCTEUR
(JA) 半導体記憶装置
Abstract: front page image
(EN)Disclosed is a semiconductor storage device wherein rewriting with respect to a memory cell is easy, and data storage characteristics are high. The semiconductor storage device has a plurality of memory cells. Each of the memory cells has: a latch having two inverters wherein one input node and one output node are connected to the other output node and the other input node, respectively; a first switch between a first power supply and a second power supply, said first switch being connected in series to the latch; and a second switch connected in parallel to the first switch.
(FR)L'invention concerne un dispositif mémoire semi-conducteur, la réécriture par rapport à une cellule mémoire étant facile, et les caractéristiques de mémorisation de données étant élevées. Le dispositif mémoire semi-conducteur comporte une pluralité de cellules mémoires. Chacune des cellules mémoires comporte : un verrou comportant deux inverseurs, un nœud d'entrée et un nœud de sortie étant connectés à l'autre nœud de sortie et à l'autre nœud d'entrée, respectivement ; un premier commutateur entre une première alimentation électrique et une deuxième alimentation électrique, ledit commutateur étant connecté en série au verrou ; et un deuxième commutateur connecté en parallèle au premier commutateur.
(JA)メモリセルに対する書き換えが容易であり、かつ、高いデータ保持特性を有する半導体記憶装置を提供する。半導体記憶装置であって、複数のメモリセルを有する。前記複数のメモリセルは、それぞれ、一方の入力ノード及び出力ノードが他方の出力ノード及び入力ノードにそれぞれ接続された2つのインバータを有するラッチと、第1電源と第2電源との間に前記ラッチと直列に接続された第1スイッチと、前記第1スイッチと並列に接続された第2スイッチとを有する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)