WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011143962) SEMICONDUCTOR STRUCTURE AND FORMING METHOD THEREOF
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/143962    International Application No.:    PCT/CN2011/071250
Publication Date: 24.11.2011 International Filing Date: 24.02.2011
IPC:
H01L 29/788 (2006.01)
Applicants: INSTITUTE OF MICROELECTRONICS, CHINESE ACADEMY OF SCIENCES [CN/CN]; No.3 Beitucheng West Road, Chaoyang District Beijing 100029 (CN) (For All Designated States Except US).
ZHU, Huilong [US/US]; (US) (For US Only).
YIN, Haizhou [CN/US]; (US) (For US Only).
LUO, Zhijiong [CN/US]; (US) (For US Only)
Inventors: ZHU, Huilong; (US).
YIN, Haizhou; (US).
LUO, Zhijiong; (US)
Agent: UNITALEN ATTORNEYS AT LAW; 7th Floor, Scitech Place No.22, Jian Guo Men Wai Ave., Chao Yang District Beijing 100004 (CN)
Priority Data:
201010181638.1 19.05.2010 CN
Title (EN) SEMICONDUCTOR STRUCTURE AND FORMING METHOD THEREOF
(FR) STRUCTURE SEMI-CONDUCTRICE ET PROCÉDÉ PERMETTANT DE FORMER LADITE STRUCTURE
(ZH) 半导体结构及其形成方法
Abstract: front page image
(EN)A semiconductor structure and a forming method thereof are provided. The structure comprises a semiconductor substrate and a flash memory device formed on the semiconductor substrate, wherein the flash memory device comprises a channel region formed on the semiconductor substrate and a gate stack formed on the channel region, wherein the gate stack comprises a first gate dielectric layer formed on the channel region, a first conductive layer formed on the first gate dielectric layer, a second gate dielectric layer formed on the first conductive layer, a second conductive layer formed on the second gate dielectric layer, a highly doped first conductive type region and a highly doped second conductive type region, which are respectively located at two sides of the channel region and have opposite conductive types.
(FR)L'invention concerne une structure semi-conductrice et un procédé permettant de former ladite structure. La structure comprend un substrat semi-conducteur et un dispositif de mémoire flash formé sur le substrat semi-conducteur, le dispositif de mémoire flash comprenant une région canal formée sur le substrat semi-conducteur et un empilement de grilles formé sur la région canal. L'empilement de grilles comprend une première couche diélectrique de grilles formés sur la région canal, une première couche conductrice formée sur la première couche diélectrique de grilles, une seconde couche diélectrique de grilles formée sur la première couche conductrice, une seconde couche conductrice formée sur la seconde couche diélectrique de grilles, une région d'un premier type de conduction fortement dopé et une région d'un second type de conduction fortement dopé qui sont placées respectivement de part et d'autre de la région canal et présentent des types de conduction opposés.
(ZH)一种半导体结构和该结构的形成方法,该结构包括半导体衬底;以及闪存器件,形成于所述半导体衬底上;其中,所述闪存器件包括:沟道区,形成于所述半导体衬底上;栅堆叠,形成于所述沟道区上,其中,所述栅堆叠包括:第一栅介质层,形成于所述沟道区上;第一导电层,形成于所述第一栅介质上;第二栅介质层,形成于所述第一导电层上;第二导电层,形成于所述第二栅介质层上;高掺杂的第一电类型区域和第二导电类型区域,分别位于所述沟道区的两侧,所述第一导电类型和第二导电类型的导电类型相反。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)