WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011143256) METHOD AND APPARATUS FOR CACHE CONTROL
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/143256    International Application No.:    PCT/US2011/035975
Publication Date: 17.11.2011 International Filing Date: 10.05.2011
IPC:
G06F 1/32 (2006.01), G06F 12/08 (2006.01)
Applicants: ADVANCED MICRO DEVICES, INC. [US/US]; One AMD Place, P.O. Box 3453 Sunnyvale, California 94088 (US) (For All Designated States Except US).
BRANOVER, Alexander [IL/US]; (US) (For US Only).
HACK, Norman, M. [US/US]; (US) (For US Only).
STEINMAN, Maurice B. [US/US]; (US) (For US Only).
KALAMATIANOS, John [GR/US]; (US) (For US Only).
OWEN, Jonathan, M. [US/US]; (US) (For US Only)
Inventors: BRANOVER, Alexander; (US).
HACK, Norman, M.; (US).
STEINMAN, Maurice B.; (US).
KALAMATIANOS, John; (US).
OWEN, Jonathan, M.; (US)
Agent: KIVLIN, B. Noel; Meyertons, Hood, Kivlin, Kowert & Goetzel, P.C. P.O. Box 398 Austin, Texas 78767-0398 (US)
Priority Data:
12/777,657 11.05.2010 US
Title (EN) METHOD AND APPARATUS FOR CACHE CONTROL
(FR) PROCÉDÉ ET APPAREIL DE COMMANDE D'UNE MÉMOIRE CACHE
Abstract: front page image
(EN)A method and apparatus for dynamically controlling a cache size is disclosed. In one embodiment, a method includes changing an operating point of a processor from a first operating point to a second operating point, and selectively removing power from one or more ways of a cache memory responsive to changing the operating point. The method further includes processing one or more instructions in the processor subsequent to removing power from the one or more ways of the cache memory, wherein said processing includes accessing one or more ways of the cache memory from which power was not removed.
(FR)La présente invention concerne un procédé et un appareil de commande dynamique d'une taille d'une mémoire cache. Dans un mode de réalisation, un procédé comprend les étapes consistant à faire passer un point de fonctionnement d'un processeur d'un premier à un second point de fonctionnement, puis à réduire sélectivement la puissance provenant d'une ou plusieurs voies d'une mémoire cache en réponse à une modification du point de fonctionnement. Après la réduction de la puissance provenant des une ou plusieurs voies de la mémoire cache, le procédé comprend en outre une étape consistant à traiter une ou plusieurs instructions dans le processeur, ledit traitement comprenant une étape consistant à accéder à une ou plusieurs voies de la mémoire cache dans lesquelles la puissance n'a pas été réduite.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)