WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011142089) FLEXIBLE SEMICONDUCTOR DEVICE, MANUFACTURING METHOD FOR SAME, AND IMAGE DISPLAY DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/142089    International Application No.:    PCT/JP2011/002368
Publication Date: 17.11.2011 International Filing Date: 22.04.2011
IPC:
H01L 21/336 (2006.01), G02F 1/1368 (2006.01), G09F 9/00 (2006.01), G09F 9/30 (2006.01), H01L 29/41 (2006.01), H01L 29/417 (2006.01), H01L 29/786 (2006.01), H01L 51/50 (2006.01)
Applicants: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
SUZUKI, Takeshi; (For US Only).
HIRANO, Koichi; (For US Only)
Inventors: SUZUKI, Takeshi; .
HIRANO, Koichi;
Agent: TANAKA, Mitsuo; AOYAMA & PARTNERS, IMP Building, 3-7, Shiromi 1-chome, Chuo-ku, Osaka-shi, Osaka 5400001 (JP)
Priority Data:
2010-112317 14.05.2010 JP
2010-112319 14.05.2010 JP
Title (EN) FLEXIBLE SEMICONDUCTOR DEVICE, MANUFACTURING METHOD FOR SAME, AND IMAGE DISPLAY DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR SOUPLE, SON PROCÉDÉ DE FABRICATION ET DISPOSITIF D'AFFICHAGE D'IMAGES
(JA) フレキシブル半導体装置およびその製造方法ならびに画像表示装置
Abstract: front page image
(EN)Disclosed is a manufacturing method for a flexible semiconductor device. The manufacturing method comprises: a step (A) in which a metal foil is prepared; a step (B) in which a gate insulating layer including a section which is to become a gate insulating film is formed on the metal foil; a step (C) in which a support substrate is formed on the insulating layer; a step (D) in which a part of the metal foil is etched, forming a source electrode and a drain electrode from the metal foil; a step (E) in which a semiconductor layer is formed in the gap disposed between the source electrode and the drain electrode using the source electrode and the drain electrode as bank members; and a step (F) in which a resin film layer is formed on the insulating layer so as to cover the semiconductor layer, the source electrode, and the drain electrode. In step (F), part of the resin film layer is fitted in the gap disposed between the source electrode and the drain electrode.
(FR)L'invention concerne un procédé de fabrication pour dispositif semi-conducteur souple. Le procédé de fabrication comprend : une étape (a) dans laquelle un film métallique ayant une section concave est préparé, une étape (b) dans laquelle un film d'isolation de grille est formé sur le film métallique, une étape (c) dans laquelle un substrat porteur est formé sur la couche isolante, une étape (d) dans laquelle une partie du film métallique est gravée, afin de former une électrode de source et une électrode de drain à partir du film métallique, une étape (e) dans laquelle une couche semi-conductrice est formée dans l'espace situé entre l'électrode de source et l'électrode de drain, en utilisant l'électrode de source et l'électrode de drain comme éléments de délimitation, et une étape (f) dans laquelle une couche de résine est formée sur la couche d'isolation afin de recouvrir la couche semi-conductrice, l'électrode de source et l'électrode de drain. Dans l'étape (f), une partie de la couche de résine est placée dans l'espace situé entre l'électrode de source et l'électrode de drain.
(JA) 本発明ではフレキシブル半導体装置の製造方法が提供される。本発明の製造方法は、金属箔を用意する工程(A)、金属箔に、ゲート絶縁膜となる部位を含む絶縁層を形成する工程(B)、絶縁層の上に、支持基板を形成する工程(C)、金属箔の一部をエッチングして、金属箔からソース電極およびドレイン電極を形成する工程(D)、ソース電極およびドレイン電極をバンク部材として用いて、ソース電極およびドレイン電極の間に位置する間隙に半導体層を形成する工程(E)、半導体層、ソース電極およびドレイン電極を覆うように、絶縁層の上に樹脂フィルム層を形成する工程(F)を含んで成る。工程(F)では、樹脂フィルム層の一部を、ソース電極およびドレイン電極の間に位置する間隙へと嵌合させる。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)