WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011141977) SOLID-STATE IMAGING DEVICE, IMAGING SYSTEM, AND DRIVE METHOD FOR SOLID-STATE IMAGING DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/141977    International Application No.:    PCT/JP2010/007357
Publication Date: 17.11.2011 International Filing Date: 20.12.2010
IPC:
H04N 5/378 (2011.01), H04N 5/374 (2011.01)
Applicants: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
HIRAOKA, Toshiaki; (For US Only).
SHIMOMURA, Kenichi; (For US Only).
ABE, Yutaka; (For US Only).
SHIMIZU, Yusuke; (For US Only)
Inventors: HIRAOKA, Toshiaki; .
SHIMOMURA, Kenichi; .
ABE, Yutaka; .
SHIMIZU, Yusuke;
Agent: MAEDA, Hiroshi; Osaka-Marubeni Bldg., 5-7, Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053 (JP)
Priority Data:
2010-111851 14.05.2010 JP
Title (EN) SOLID-STATE IMAGING DEVICE, IMAGING SYSTEM, AND DRIVE METHOD FOR SOLID-STATE IMAGING DEVICE
(FR) DISPOSITIF D'IMAGERIE À SEMI-CONDUCTEURS, SYSTÈME D'IMAGERIE ET PROCÉDÉ DE COMMANDE POUR UN DISPOSITIF D'IMAGERIE À SEMI-CONDUCTEURS
(JA) 固体撮像装置、撮像システム、及び固体撮像装置の駆動方法
Abstract: front page image
(EN)Disclosed is a solid-state imaging device provided with a column A/D conversion circuit (106) which converts a pixel signal (S103) output by a pixel (101) into a digital signal, wherein a comparator (107) that outputs the result (comparison result signal (S123)) of a voltage comparison between the pixel signal (S103) and an analog lamp voltage (S122) is disposed in the column A/D conversion circuit (106). A column counter (208) is provided which counts clock signals (S121) or column counter clock signals (S321) which have shifted the phase of the clock signal (S121), and holds the value at the most significant bit of the count value at the time that the comparison result signal (S123) changed. A first latch unit (320) which holds the value at the least significant bit of the count value is provided. The value held by the first latch unit (320) is held by a second latch unit (330).
(FR)L'invention concerne un dispositif d'imagerie à semi-conducteurs pourvu d'un circuit de conversion A/N de colonne (106) qui convertit un signal de pixel (S103) sorti par un pixel (101) en un signal numérique, un comparateur (107) qui sort le résultat (signal de résultat de comparaison (S123)) d'une comparaison de tensions entre le signal de pixel (S103) et une tension de voyant analogique (S122) étant disposé dans le circuit de conversion A/N de colonne (106). Est aussi prévu un compteur de colonnes (208) qui compte les signaux d'horloge (S121) ou les signaux d'horloge de compteur de colonnes (S321) qui ont décalé la phase du signal d'horloge (S121), et conserve la valeur au niveau du bit le plus significatif de la valeur de comptage au moment où le signal de résultat de comparaison (S123) a changé. L'invention concerne également une première unité de verrouillage (320) qui conserve la valeur au niveau du bit le moins significatif de la valeur de comptage. La valeur conservée par la première unité de verrouillage (320) est conservée par une seconde unité de verrouillage (330).
(JA)画素101が出力した画素信号S103をデジタル信号に変換するカラムA/D変換回路106を備えた固体撮像装置において、カラムA/D変換回路106に、画素信号S103とアナログランプ電圧S122との電圧比較の結果(比較結果信号S123)を出力する比較器107を設ける。クロック信号S121又はクロック信号S121の位相をずらしたカラムカウンタ用クロック信号S321を計数して、比較結果信号S123が変化した時点における計数値の上位ビットの値を保持するカラムカウンタ208を設ける。計数値の下位ビットの値を保持する第1ラッチ部320を設ける。そして、第1ラッチ部320が保持した値を第2ラッチ部330で保持する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)