WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011141973) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/141973    International Application No.:    PCT/JP2010/005995
Publication Date: 17.11.2011 International Filing Date: 06.10.2010
IPC:
H01L 21/8234 (2006.01), H01L 21/28 (2006.01), H01L 21/283 (2006.01), H01L 21/8244 (2006.01), H01L 27/088 (2006.01), H01L 27/10 (2006.01), H01L 27/11 (2006.01), H01L 29/423 (2006.01), H01L 29/49 (2006.01)
Applicants: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
NAKAMURA, Masayuki; (For US Only).
KOTANI, Naoki; (For US Only).
TAMAKI, Tokuhiko; (For US Only)
Inventors: NAKAMURA, Masayuki; .
KOTANI, Naoki; .
TAMAKI, Tokuhiko;
Agent: MAEDA, Hiroshi; Osaka-Marubeni Bldg.,5-7, Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053 (JP)
Priority Data:
2010-108274 10.05.2010 JP
Title (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置及びその製造方法
Abstract: front page image
(EN)Disclosed is a semiconductor device which is provided with a first MIS transistor (Tr1), and a second MIS transistor (Tr2). The first MIS transistor is provided with: a first gate insulating film (15A), which is formed on a first active region (10a), and which has a first high-dielectric-constant insulating film (15a); and a first gate electrode (20A) formed on the first gate insulating film. The second MIS transistor is provided with: a second gate insulating film (15B), which is formed on a second active region (10b), and which has a second high-dielectric-constant insulating film (15b); and a second gate electrode (20B) formed on the second gate insulating film. Each of the first gate insulating film and the second gate insulating film includes a metal for adjustment. The first gate width (W1) of the first MIS transistor is smaller than the second gate width (W2) of the second MIS transistor. The average concentration of the metal for adjustment in the first gate insulating film is lower than that in the second gate insulating film.
(FR)La présente invention a trait à un dispositif à semi-conducteur qui comprend un premier transistor MIS (Tr1) et un second transistor MIS (Tr2). Le premier transistor MIS est muni : d'un premier film d'isolation de grille (15A), qui est formé sur une première zone active (10a) et qui possède un premier film d'isolation à constante diélectrique élevée (15a) ; et d'une première électrode grille (20A) formée sur le premier film d'isolation de grille. Le second transistor MIS est muni : d'un second film d'isolation de grille (15B), qui est formé sur une seconde zone active (10b) et qui possède un second film d'isolation à constante diélectrique élevée (15b) ; et d'une seconde électrode grille (20B) formée sur le second film d'isolation de grille. Chacun des premier et second films d'isolation de grille comporte un métal pour ajustement. La première largeur de grille (W1) du premier transistor MIS est inférieure à la seconde largeur de grille (W2) du second transistor MIS. La concentration moyenne du métal pour ajustement dans ledit premier film d'isolation de grille est inférieure à celle dans ledit second film d'isolation de grille.
(JA) 半導体装置は、第1のMISトランジスタTr1及び第2のMISトランジスタTr2を備えている。第1のMISトランジスタは、第1の活性領域10a上に形成され、第1の高誘電率絶縁膜15aを有する第1のゲート絶縁膜15Aと、第1のゲート絶縁膜上に形成された第1のゲート電極20Aとを備えている。第2のMISトランジスタは、第2の活性領域10b上に形成され、第2の高誘電率絶縁膜15bを有する第2のゲート絶縁膜15Bと、第2のゲート絶縁膜上に形成された第2のゲート電極20Bとを備えている。第1のゲート絶縁膜及び第2のゲート絶縁膜は、それぞれ調整用金属を含む。第1のMISトランジスタの第1のゲート幅W1は、第2のMISトランジスタの第2のゲート幅W2よりも小さい。第1のゲート絶縁膜中における調整用金属の平均調整用金属濃度は、第2のゲート絶縁膜中における調整用金属の平均調整用金属濃度に比べて低い。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)