WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011140015) ISOLATION BY IMPLANTATION IN LED ARRAY MANUFACTURING
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/140015    International Application No.:    PCT/US2011/034892
Publication Date: 10.11.2011 International Filing Date: 03.05.2011
IPC:
H01L 21/265 (2006.01), H01L 27/15 (2006.01), H01L 33/00 (2010.01), H01L 21/76 (2006.01), H01L 21/266 (2006.01), H01L 33/38 (2010.01)
Applicants: VARIAN SEMICONDUCTOR EQUIPMENT ASSOCIATES, INC [US/US]; 35 Dory Road Gloucester, MA 01930 (US) (For All Designated States Except US).
KHAJA, Fareen, Adeni [IN/US]; (US) (For US Only).
RAMAPPA, Deepak [US/US]; (US) (For US Only).
YU, San [CA/US]; (US) (For US Only).
CHEN, Chi-Chun [--/US]; (US) (For US Only)
Inventors: KHAJA, Fareen, Adeni; (US).
RAMAPPA, Deepak; (US).
YU, San; (US).
CHEN, Chi-Chun; (US)
Agent: LUCEK, Nathaniel; Varian Semiconductor Equipment Associates, Inc. 35 Dory Road Gloucester, MA 01930 (US)
Priority Data:
61/331,069 04.05.2010 US
61/348,962 27.05.2010 US
13/098,942 02.05.2011 US
Title (EN) ISOLATION BY IMPLANTATION IN LED ARRAY MANUFACTURING
(FR) ISOLATION PAR IMPLANTATION DANS FABRICATION DE RÉSEAU DE DIODES ÉLECTROLUMINESCENTES (DEL)
Abstract: front page image
(EN)An improved method of creating LED arrays is disclosed. A p-type layer (105), multi-quantum well (104) and n-type (103) layer are disposed on a substrate (101). The device is then etched to expose portions of the n-type layer. To create the necessary electrical isolation between adjacent LEDs, an ion implantation (200) is performed to create a non - conductive implanted region (201), in some embodiments, an implanted region extends through the p-type layer, MQW and n-type layer. In another embodiment, a first implanted region (201a) is created in the n-type layer. In addition, a second implanted region (201b) is created in the p-type layer and multi-quantum well immediately adjacent to etched n-type layer. In some embodiments, the ion implantation is done perpendicular to the substrate. In other embodiments, the implant is performed at an angle (203).
(FR)L'invention concerne un procédé amélioré de création de réseaux de DEL. Une couche de type p (105), un puits quantique multiple(104) et une couche de type n (103) sont disposés sur un substrat (101). Le dispositif est ensuite gravé de façon à exposer des parties de la couche de type n. De manière à créer l'isolation électrique nécessaire entre des DEL adjacentes, une implantation ionique (200) est effectuée afin de créer une région implantée non conductrice (201). Dans certaines formes de réalisation, une région implantée s'étend au travers de la couche de type p, du puits quantique multiple et de la couche de type n. Dans une autre forme de réalisation, une première région implantée (201a) est créée dans la couche de type n. En outre, une seconde région implantée (201b) est créée dans la couche de type p et dans le puits quantique multiple, immédiatement adjacente à la couche de type n gravée. Dans certaines formes de réalisation, l'implantation ionique s'effectue perpendiculairement au substrat. Dans d'autres formes de réalisation, l'implantation est effectuée selon un certain angle (203).
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)