WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/138906    International Application No.:    PCT/JP2011/059934
Publication Date: 10.11.2011 International Filing Date: 22.04.2011
H01L 21/76 (2006.01), H01L 27/08 (2006.01)
Applicants: NATIONAL UNIVERSITY CORPORATION TOHOKU UNIVERSITY [JP/JP]; 1-1, Katahira 2-chome, Aoba-ku, Sendai-shi, Miyagi 9808577 (JP) (For All Designated States Except US).
UBE INDUSTRIES, LTD. [JP/JP]; 1978-96, Oaza Kogushi, Ube-shi, Yamaguchi 7558633 (JP) (For All Designated States Except US).
UBE-NITTO KASEI CO., LTD. [JP/JP]; 9-19, Nihonbashi-Tomizawacho, Chuo-ku, Tokyo 1030006 (JP) (For All Designated States Except US).
OHMI, Tadahiro [JP/JP]; (JP) (For US Only).
WATANUKI, Kohei [JP/JP]; (JP) (For US Only).
MANABE, Nobuyuki [JP/JP]; (JP) (For US Only).
SUZUKI, Hirokazu [JP/JP]; (JP) (For US Only)
Inventors: OHMI, Tadahiro; (JP).
WATANUKI, Kohei; (JP).
MANABE, Nobuyuki; (JP).
SUZUKI, Hirokazu; (JP)
Agent: IKEDA, Noriyasu; Hibiya Daibiru Bldg., 2-2, Uchisaiwaicho 1-chome, Chiyoda-ku, Tokyo 1000011 (JP)
Priority Data:
2010-106971 07.05.2010 JP
(JA) 半導体装置の製造方法
Abstract: front page image
(EN)Disclosed is a method for manufacturing a semiconductor device comprising an element isolation region, which comprises: a step wherein a semiconductor substrate is provided with a shallow trench for forming the element isolation region; a step wherein a coating liquid is applied over the semiconductor substrate including the sallow trench; and a step wherein the thus-coated coating film is modified into an insulating material for element isolation. The coating liquid contains one or more compositions represented by the following general formula: ((CH3)nSiO2-n/2)x(SiO2)1-x (wherein n = 1-3 and 0 ≤ x ≤ 1.0), and a solvent. The above-described modification step has a step wherein the coating film is subjected to a heat treatment in an oxidizing atmosphere at a reduced pressure of 10-200 Torr, thereby being modified into an SiO2 film. In the modification step, the coating film is modified into an SiO2 film that is free from granulation and/or formation of voids.
(FR)L'invention concerne un procédé de fabrication d'un dispositif à semiconducteur comprenant une région d'isolation d'élément, comportant : une étape lors de laquelle un substrat semiconducteur est pourvu d'une tranchée peu profonde servant à former la région d'isolation d'élément ; une étape lors de laquelle un liquide de revêtement est appliqué par-dessus le substrat semiconducteur, y compris la tranchée peu profonde ; et une étape lors de laquelle le film de revêtement ainsi appliqué est modifié pour donner un matériau isolant destiné à l'isolation d'élément. Le liquide de revêtement contient une ou plusieurs compositions représentées par la formule générale suivante : ((CH3)nSiO2-n/2)x(SiO2)1-x (où n = 1 à 3 et 0 ≤ x ≤ 1,0), ainsi qu'un solvant. L'étape de modification décrite ci-dessus comporte une étape lors de laquelle le film de revêtement est soumis à un traitement thermique sous atmosphère oxydante à une pression réduite de 10-200 Torr, ce qui a pour effet de le convertir en un film de SiO2. Lors de l'étape de modification, le film de revêtement est converti en un film de SiO2 exempt de granulation et / ou de formation de lacunes.
(JA) 素子分離領域を備えた半導体装置の製造方法は、半導体基板に前記素子分離領域を形成するためのシャロートレンチを形成する工程と、前記シャロートレンチを含む前記半導体基板上に、塗布液を塗布する工程と、前記塗布された塗布膜を素子分離用絶縁物に改質する工程とを含む。前記塗布液は、一般式((CHnSiO2-n/2(SiO1-x(但し、n=1乃至3、0≦x≦1.0)で示される組成物の一種又は二種以上および溶媒を含んで構成される。前記改質する工程は、前記塗布膜を酸化性雰囲気中で、かつ10Torr乃至200Torrの減圧下で、熱処理することによってSiO膜に改質する工程を有する。改質工程では、粒状化及び/又はボイドの発生のないSiO膜に改質する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)