WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011138871) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND APPARATUS FOR MANUFACTURING SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/138871    International Application No.:    PCT/JP2011/002547
Publication Date: 10.11.2011 International Filing Date: 06.05.2011
IPC:
H01L 21/027 (2006.01), G03F 7/40 (2006.01)
Applicants: TOKYO ELECTRON LIMITED [JP/JP]; 3-1, Akasaka 5-chome, Minato-ku, Tokyo 1076325 (JP) (For All Designated States Except US).
IWAO, Fumiko [JP/JP]; (JP) (For US Only)
Inventors: IWAO, Fumiko; (JP)
Agent: SAKURA PATENT OFFICE, p.c.; Kanda Higashiyama Bldg., 1, Kandata-cho 2-chome, Chiyoda-ku, Tokyo 1010046 (JP)
Priority Data:
2010-106996 07.05.2010 JP
Title (EN) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND APPARATUS FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ ET APPAREIL POUR LA FABRICATION D'UN DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置の製造方法及び半導体装置の製造装置
Abstract: front page image
(EN)Disclosed is a method for manufacturing a semiconductor device, which comprises: a step wherein a resist layer (13) is formed on a substrate (11); a step wherein a resist pattern is formed by subjecting the resist layer to light exposure and development; a slimming step wherein the resist pattern is narrowed; a step wherein a masking material layer is formed on the lateral wall portion of the narrowed resist pattern; and a step wherein the narrowed resist pattern is removed. The slimming step comprises: a coating step (c) wherein an expansive agent (14) is applied to the substrate; a step (d) wherein the expansive agent is expanded; and a step (f) wherein the expanded expansive agent is removed.
(FR)L'invention concerne un procédé de fabrication d'un dispositif semi-conducteur qui consiste à former une couche de résine photosensible (13) sur un substrat (11); former un motif de résine photosensible en exposant la couche de résine photosensible à la lumière et en la révélant; amincir le motif de résine photosensible; former une couche de matériau de masquage sur la partie de paroi latérale du motif de résine photosensible aminci; et retirer le motif de résine photosensible aminci. L'étape d'amincissement comprend une étape de revêtement (c) dans laquelle un agent d'expansion (14) est appliqué au substrat; une étape (d) dans laquelle l'agent d'expansion est expansé; et une étape (f) dans laquelle l'agent d'expansion expansé est retiré.
(JA)基板(11)にレジスト層(13)を形成する工程と、レジスト層に対して露光、現像を行い、レジストパターンを形成する工程と、レジストパターンを細めるスリミング工程と、細めたレジストパターンの側壁部にマスク材層を形成する工程と、細めたレジストパターンを除去する工程とを具備した半導体装置の製造方法であって、スリミング工程は、基板に膨張剤(14)を塗布する塗布工程(c)と、膨張剤を膨張させる工程(d)と、膨張させた膨張剤を除去する工程(f)とを有する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)