WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011136817) METHODS OF MANUFACTURING PRINTED CIRCUIT BOARDS USING PARALLEL PROCESSES TO INTERCONNECT WITH SUBASSEMBLIES
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/136817    International Application No.:    PCT/US2010/033295
Publication Date: 03.11.2011 International Filing Date: 30.04.2010
IPC:
H05K 1/16 (2006.01)
Applicants: DDI GLOBAL CORP [US/US]; 1220 North Simon Circle Anaheim, CA 92806 (US) (For All Designated States Except US).
KUMAR, Rajesh [US/US]; (US) (For US Only).
DREYER, Monte, P. [US/US]; (US) (For US Only).
TAYLOR, Michael, J. [US/US]; (US) (For US Only)
Inventors: KUMAR, Rajesh; (US).
DREYER, Monte, P.; (US).
TAYLOR, Michael, J.; (US)
Agent: FITCH, Gabriel; Christie, Parker & Hale, LLP P.O. Box 7068 Pasadena, CA 91109-7068 (US)
Priority Data:
Title (EN) METHODS OF MANUFACTURING PRINTED CIRCUIT BOARDS USING PARALLEL PROCESSES TO INTERCONNECT WITH SUBASSEMBLIES
(FR) PROCÉDÉS DE FABRICATION DE CARTES DE CIRCUIT IMPRIMÉ UTILISANT DES PROCESSUS PARALLÈLES EN VUE D'OBTENIR UNE INTERCONNEXION AVEC DES SOUS-ENSEMBLES
Abstract: front page image
(EN)Methods of manufacturing printed circuit boards using parallel processes to interconnect with subassemblies are provided. In one embodiment, the invention relates to a method of manufacturing a printed circuit board including providing a core subassembly including at least one metal layer, providing a plurality of one-metal layer carriers after parallel processing each of the plurality of one-metal layer carriers, and attaching at least two of the plurality of one-metal layer carriers with each other and with the core subassembly.
(FR)La présente invention a trait à des procédés de fabrication de cartes de circuit imprimé utilisant des processus parallèles en vue d'obtenir une interconnexion avec des sous-ensembles. Selon un mode de réalisation, la présente invention a trait à un procédé de fabrication d'une carte de circuit imprimé, lequel procédé inclut les étapes consistant à fournir un sous-ensemble central incluant au moins une couche de métal, à fournir une pluralité de supports dotés d'une couche de métal après un traitement parallèle de chacun des multiples supports dotés d'une couche de métal, et à attacher au moins deux des multiples supports dotés d'une couche de métal l'un avec l'autre ainsi qu'avec le sous-ensemble central.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)