WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011136099) CIRCUIT MODULE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/136099    International Application No.:    PCT/JP2011/059697
Publication Date: 03.11.2011 International Filing Date: 20.04.2011
IPC:
H03H 7/46 (2006.01), H03H 9/72 (2006.01), H04B 1/38 (2006.01)
Applicants: MURATA MANUFACTURING CO., LTD. [JP/JP]; 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555 (JP) (For All Designated States Except US).
YAMANE Takashi [JP/JP]; (JP) (For US Only).
IKADA Katsuhiro [JP/JP]; (JP) (For US Only).
HIRANO Yasuhiko [JP/JP]; (JP) (For US Only)
Inventors: YAMANE Takashi; (JP).
IKADA Katsuhiro; (JP).
HIRANO Yasuhiko; (JP)
Agent: MORISHITA Takekazu; Hommachi Eiwa Building, 2-10, Minamihommachi 4-chome, Chuo-ku, Osaka-shi, Osaka 5410054 (JP)
Priority Data:
2010-102925 28.04.2010 JP
Title (EN) CIRCUIT MODULE
(FR) MODULE DE CIRCUIT
(JA) 回路モジュール
Abstract: front page image
(EN)Disclosed is a circuit module, the purpose whereof is to minimize unwanted interference that arises between signals of a plurality of types, said circuit module comprising a splitter (110) and a circuit substrate (10). A signal line (SL1) connects an external electrode (14a) and an external electrode (16a). A signal line (SL2) connects an external electrode (14b) and an external electrode (16b). A signal line (SL3) connects an external electrode (14c) and an external electrode (16c). A grounding line (GL1) connects the external electrode (14e) and an external electrode (16d). A grounding line (GL2) is connected to the external electrode (14d), and is capacitive coupled to the signal line (SL2).
(FR)Cette invention se rapporte à un module de circuit permettant de réduire au minimum les interférences non souhaitées qui surviennent entre des signaux d'une pluralité de types, ledit module de circuit comprenant un séparateur (110) et un substrat de circuit (10). Une ligne de signal (SL1) connecte une électrode extérieure (14a) et une électrode extérieure (16a). Une ligne de signal (SL2) connecte une électrode extérieure (14b) et une électrode extérieure (16b). Une ligne de signal (SL3) connecte une électrode extérieure (14c) et une électrode extérieure (16c). Une ligne de masse (GL1) connecte l'électrode extérieure (14e) et une électrode extérieure (16d). Une ligne de masse (GL2) est connectée à l'électrode extérieure (14d) et est couplée de manière capacitive à la ligne de signal (SL2).
(JA) 複数種類の信号間に発生する不要な干渉を低減することである。 分波器(110)及び回路基板(10)を備えている回路モジュール。信号経路(SL1)は、外部電極(14a)と外部電極(16a)とを接続している。信号経路(SL2)は、外部電極(14b)と外部電極(16b)とを接続している。信号経路(SL3)は、外部電極(14c)と外部電極(16c)とを接続している。グランド経路(GL1)は、外部電極(14e)と外部電極(16d)とを接続している。グランド経路(GL2)は、外部電極(14d)に接続され、信号経路(SL2)に対して容量結合している。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)