WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011135900) BUILD-UP MULTILAYER PRINTED WIRING BOARD AND PRODUCTION METHOD THEREFOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/135900    International Application No.:    PCT/JP2011/053459
Publication Date: 03.11.2011 International Filing Date: 18.02.2011
IPC:
H05K 3/46 (2006.01), H05K 3/24 (2006.01)
Applicants: NIPPON MEKTRON, LTD. [JP/JP]; 12-15, Shiba-Daimon 1-chome, Minato-ku, Tokyo 1058585 (JP) (For All Designated States Except US).
MATSUDA Fumihiko [JP/JP]; (JP) (For US Only)
Inventors: MATSUDA Fumihiko; (JP)
Agent: KATSUNUMA Hirohito; Kyowa Patent & Law Office, Room 323, Fuji Bldg., 2-3, Marunouchi 3-chome, Chiyoda-ku, Tokyo 1000005 (JP)
Priority Data:
2010-105488 30.04.2010 JP
Title (EN) BUILD-UP MULTILAYER PRINTED WIRING BOARD AND PRODUCTION METHOD THEREFOR
(FR) CARTE IMPRIMÉE MULTI-COUCHES ASSEMBLÉE ET SON PROCÉDÉ DE FABRICATION
(JA) ビルドアップ型多層プリント配線板及びその製造方法
Abstract: front page image
(EN)In order to provide a method for inexpensively and stably producing build-up multilayer printed circuit boards having a stacked via structure allowing high-density mounting, a build-up multilayer printed circuit board is provided with: a flexible insulating base material (1); inner-layer circuit patterns (11A, 11B) formed on both sides of the insulating base material (1); and a double-sided core substrate (16). Said double-sided core substrate (16) comprises: an embedded via (6) that passes through the insulating base material (1) and is electrically connected to the inner circuit patterns (11A and 11B); and a cover plating layer (9) that covers the receiving land sections of the inner layer circuit patterns (11A, 11B) exposed by the embedded via (6), and the surface layer of which comprises gold, silver or nickel. The build-up multilayer printed circuit board is further provided with a build-up layer laminated on the double-sided core substrate (16). The build-up layer comprises an outer layer circuit pattern (23) on the surface layer, and a blind via (22A) that is electrically connected to the outer layer circuit pattern (23) and the inner-layer circuit pattern (11A). The blind via (22A) constitutes the embedded via (6) and a stack via structure.
(FR)Dans le but d'obtenir un procédé de production peu onéreux et stable de cartes imprimées multi-couches assemblées comprenant une structure de trous de contact empilés permettant un montage à haute densité, une carte imprimée multi-couches assemblée comprend : un matériau de base isolant et souple (1), des configurations de circuit des couches intérieures (11A, 11B) formés sur les deux côtés du matériau de base isolant (1), et un substrat intérieur à double face (16). Ledit substrat intérieur à double face (16) comprend : un trou d'interconnexion noyé (6) traversant le matériau de base isolant (1) et connecté électriquement aux configurations de circuit des couches intérieures (11A, 11B), et une couche électro-déposée de couverture (9) recouvrant les sections de réception des configurations de circuit des couches intérieures (11A, 11B) exposées par le trou d'interconnexion noyé (6), dont la couche superficielle comprend de l'or, de l'argent ou du nickel. La carte imprimée multi-couches assemblée comprend en outre une couche d'assemblage stratifiée sur le substrat intérieur à double face (16). La couche d'assemblage comprend une configuration de circuit de couche extérieure (23) sur la couche superficielle et un trou d'interconnexion borgne (22A) connecté à la configuration de circuit de couche extérieure (23) et à la configuration de circuit de couche intérieure (11A). Le trou d'interconnexion borgne (22A) constitue le trou d'interconnexion noyé (6) et une structure de trous de contact empilés.
(JA)[課題]高密度実装可能なスタックビア構造を有するビルドアップ型多層プリント配線板を安価かつ安定的に製造する方法を提供する。 [解決手段]可撓性の絶縁ベース材1と、その両面に形成された内層回路パターン11A,11Bと、絶縁ベース材1を貫通し、内層回路パターン11Aと11Bを電気的に接続する埋込みビア6と、内層回路パターン11A,11Bのうち埋込みビア6が露出した受けランド部を被覆し、表層が金、銀又はニッケルからなる蓋めっき層9とを有する両面コア基板16を備える。さらに、両面コア基板16の上に積層されたビルドアップ層を備える。このビルドアップ層は、表層の外層回路パターン23と、外層回路パターン23と内層回路パターン11Aを電気的に接続するブラインドビア22Aとを有する。ブラインドビア22Aは、埋込みビア6とともにスタックビア構造を構成する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)