WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011134127) FLASH MEMORY DEVICE AND MANUFACTURING METHOD THEREOF
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/134127    International Application No.:    PCT/CN2010/001434
Publication Date: 03.11.2011 International Filing Date: 19.09.2010
IPC:
H01L 27/115 (2006.01), H01L 29/788 (2006.01), H01L 21/28 (2006.01)
Applicants: INSTITUTE OF MICROELECTRONICS, CHINESE ACADEMY OF SCIENCES [CN/CN]; No. 3 Beitucheng West Road, Chaoyang District Beijing 100029 (CN) (For All Designated States Except US).
ZHU, Huilong [US/US]; (US) (For US Only)
Inventors: ZHU, Huilong; (US)
Agent: CHINA SCIENCE PATENT & TRADEMARK AGENT LTD; 25/F., Bldg. B, Tsinghua Tongfang Hi-Tech Plaza No. 1, Wangzhuang Rd. Haidian District Beijing 100083 (CN)
Priority Data:
201010162280.8 28.04.2010 CN
Title (EN) FLASH MEMORY DEVICE AND MANUFACTURING METHOD THEREOF
(FR) DISPOSITIF À MÉMOIRE FLASH ET SON PROCÉDÉ DE FABRICATION
(ZH) 一种闪存器件及其制造方法
Abstract: front page image
(EN)A flash memory device and a manufacturing method thereof are provided. The device comprises a semiconductor substrate, a gate stack formed on the semiconductor substrate, a channel region (150) beneath the gate stack, a sidewall (420) arranged at the outside of the gate stack, and source/drain regions (110) positioned at the outside of the channel region (150), wherein the gate stack includes a first gate dielectric layer (121) on the channel region (150), a first conductive layer (811) covering the top surface of the first dielectric layer (121) and the inner wall of the sidewall (420), a second gate dielectric layer (821) covering the surface of the first conductive layer (811), and a second conductive layer (831) covering the surface of the second dielectric layer (821).
(FR)La présente invention a trait à un dispositif à mémoire flash et à son procédé de fabrication. Le dispositif comprend un substrat semi-conducteur, une pile de grille formée sur le substrat semi-conducteur, une zone de canal (150) située sous la pile de grille, une paroi latérale (420) agencée à l'extérieur de la pile de grille, et des zones de source/drain (110) placées à l'extérieur de la zone de canal (150), la pile de grille comprenant une première couche diélectrique de grille (121) sur la zone de canal (150), une première couche conductrice (811) recouvrant la surface supérieure de la première couche diélectrique (121) et la paroi intérieure de la paroi latérale (420), une seconde couche diélectrique de grille (821) recouvrant la surface de la première couche conductrice (811), et une seconde couche conductrice (831) recouvrant la surface de la seconde couche diélectrique (821).
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)