Processing

Please wait...

Settings

Settings

Goto Application

1. WO2011121795 - DATA SHIFTER AND CONTROL METHOD THEREOF, MULTIPLEXER, DATA SIFTER, AND DATA SORTER

Publication Number WO/2011/121795
Publication Date 06.10.2011
International Application No. PCT/JP2010/056269
International Filing Date 31.03.2010
IPC
G06F 7/76 2006.1
GPHYSICS
06COMPUTING; CALCULATING OR COUNTING
FELECTRIC DIGITAL DATA PROCESSING
7Methods or arrangements for processing data by operating upon the order or content of the data handled
76Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
CPC
G06F 5/015
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
5Methods or arrangements for data conversion without changing the order or content of the data handled
01for shifting, e.g. justifying, scaling, normalising
015having at least two separately controlled shifting levels, e.g. using shifting matrices
G06F 7/24
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
7Methods or arrangements for processing data by operating upon the order or content of the data handled
22Arrangements for sorting or merging computer data on continuous record carriers, e.g. tape, drum, disc
24Sorting, i.e. extracting data from one or more carriers, rearranging the data in numerical or other ordered sequence, and rerecording the sorted data on the original carrier or on a different carrier or set of carriers ; sorting methods in general
G06F 7/76
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
7Methods or arrangements for processing data by operating upon the order or content of the data handled
76Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
G06F 7/762
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
7Methods or arrangements for processing data by operating upon the order or content of the data handled
76Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
762having at least two separately controlled rearrangement levels, e.g. multistage interconnection networks
Applicants
  • Telefonaktiebolaget L M Ericsson (publ) [SE]/[SE] (AllExceptUS)
  • ASANAKA, Kazunori [JP]/[JP] (UsOnly)
Inventors
  • ASANAKA, Kazunori
Agents
  • OHTSUKA, Yasunori
Priority Data
Publication Language English (en)
Filing Language English (EN)
Designated States
Title
(EN) DATA SHIFTER AND CONTROL METHOD THEREOF, MULTIPLEXER, DATA SIFTER, AND DATA SORTER
(FR) DÉCALEUR DE DONNÉES ET SON PROCÉDÉ DE COMMANDE, MULTIPLEXEUR, TAMISEUR DE DONNÉES ET TRIEUR DE DONNÉES
Abstract
(EN) A data shifter (10) includes plural stages each including N elemental units (20), each preliminarily assigned a one-bit value c and a positive integer q. The mth elemental unit in the pth stage inputs target data and destination data representing a lane number where Data(p,m), a logical OR of the input target data, should be routed to; compares the qth bit from the LSB of Des(p,m), a logical OR of the input destination data, with the c; and outputs, based on the comparison result, both Data(p,m) or the value 0 and Des(p,m) or the value 0 bound for the mth elemental unit in the next stage, and if m-1+2q-1<N, further outputs both the other of Data(p,m) and the value 0 and the other of Des(p,m) and the value 0 bound for the (m+2q-1)th elemental unit in the next stage. The shifter inputs both the N-lane data sequences to be processed as the target data and the destination data of each data sequence into the N elemental units in the first stage, and outputs, as shifted output data of the mth lane, a logical OR of the target data which the elemental units in the last stage output bound for the mth elemental unit in the next stage.
(FR) L'invention porte sur un décaleur de données (10) qui comprend plusieurs étages comprenant chacun N unités élémentaires (20), à chacune desquelles sont préliminairement attribués une valeur à un bit c et un entier positif q. La mième unité élémentaire dans le pième étage reçoit des données cibles et des données de destination représentant un numéro de couloir vers lequel Données (p,m), une somme logique des données cibles d'entrée, doivent être acheminées ; compare le qième bit des bits de poids faible (LSB) de Des (p,m), une somme logique des données de destination d'entrée, à c ; et délivre, sur la base du résultat de comparaison, à la fois Données (p,m) ou la valeur 0 et Des (p,m) ou la valeur 0 à destination de la mième unité élémentaire dans l'étage suivant, et si m-1+2q-1<N, délivre en outre à la fois l'autre élément parmi Données (p,m) et la valeur 0 et l'autre élément parmi Des (p,m) et la valeur 0 à destination de la (m+2q-1)ième unité élémentaire dans l'étage suivant. Le décaleur applique à la fois les séquences de données à N couloirs devant être traitées à titre de données cibles et les données de destination de chaque séquence de données dans les N unités élémentaires du premier étage, et délivre, à titre de données de sortie décalées du mième couloir, une somme logique des données cibles que les unités élémentaires du dernier étage délivrent à destination de la mième unité élémentaire dans l'étage suivant.
Related patent documents
Latest bibliographic data on file with the International Bureau