(EN) A double edge triggered circuit includes a clock gater responsive to a clock signal and an enable signal to output a gated clock signal, a first double edge triggered flip-flop that launches a data signal in response to the gated clock signal, and a second double edge triggered flip-flop that captures the data signal in response to the clock signal, wherein the clock gater stops the gated clock signal at a first logic value when the enable signal is at a first logic state, and the clock gater switches the gated clock signal from the first logic value at a next clock edge when the enable signal is at a second logic state.
(FR) Un circuit déclenché par double front comporte: un déclencheur d'horloge répondant à un signal d'horloge et à un signal de validation pour émettre un signal d'horloge déclenché; une première bascule déclenchée par double front lançant un signal de données en réponse au signal d'horloge déclenché; et une deuxième bascule déclenchée par double front qui capture le signal de données en réponse au signal d'horloge, le déclencheur d'horloge bloquant le signal d'horloge déclenché à une première valeur logique quand le signal de validation se trouve à un premier état logique, et le déclencheur d'horloge commutant le signal d'horloge déclenché depuis la première valeur logique au front d'horloge suivant lorsque le signal de validation se trouve dans un deuxième état logique.