WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011022480) AN INTEGRATED CIRCUIT INCLUDING A PROGRAMMABLE LOGIC ANALYZER WITH ENHANCED ANALYZING AND DEBUGGING CAPABILITIES AND A METHOD THEREFOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/022480    International Application No.:    PCT/US2010/045890
Publication Date: 24.02.2011 International Filing Date: 19.08.2010
IPC:
G01R 31/28 (2006.01)
Applicants: LEXMARK INTERNATIONAL, INC. [US/US]; IP Law Department, Bldg. 082-1 740 West New Circle Road Lexington, KY 40550 (US) (For All Designated States Except US).
BAILEY, James, Ray [US/US]; (US) (For US Only).
WARD, James, Alan [US/US]; (US) (For US Only)
Inventors: BAILEY, James, Ray; (US).
WARD, James, Alan; (US)
Agent: ESSER, William, F.; Lexmark International, Inc. IP Law Department, Bldg, 082-1 740 West New Circle Road Lexington, KY 40550 (US)
Priority Data:
12/542,976 18.08.2009 US
Title (EN) AN INTEGRATED CIRCUIT INCLUDING A PROGRAMMABLE LOGIC ANALYZER WITH ENHANCED ANALYZING AND DEBUGGING CAPABILITIES AND A METHOD THEREFOR
(FR) CIRCUIT INTÉGRÉ COMPORTANT UN ANALYSEUR À LOGIQUE PROGRAMMABLE DOTÉ DE CAPACITÉS D'ANALYSE ET DE DÉBOGAGE AMÉLIORÉES ET PROCÉDÉ ASSOCIÉ
Abstract: front page image
(EN)An integrated circuit including a logic analyzer with enhanced analyzing and debugging capabilities and a method therefor In one embodiment, an embedded logic analyzer (ELA) receives a plurality of signals from a plurality of buses within an integrated circuit The ELA includes an interconnect module to select a trigger signal and/or a sampled signal from the plurality of received signals A trigger module sets at least one trigger condition and detects if the trigger signal satisfies the at least one trigger condition When the trigger condition is satisfied, an output module performs at least one task based upon the satisfied at least one trigger condition The capability of the output module to perform multiple user-defined tasks enhances the debugging capability of the ELA and makes it more versatile
(FR)Circuit intégré, comportant un analyseur à logique programmable doté de capacités d'analyse et de débogage améliorées ainsi qu'un procédé associé. Selon un mode de réalisation, un analyseur à logique intégrée (ELA) reçoit une pluralité de signaux en provenance d'une pluralité de bus d'un circuit intégré. L'analyseur à logique intégrée comporte un module d'interconnexion conçu pour sélectionner un signal de déclenchement et/ou un signal échantillonné parmi la pluralité de signaux reçus. Un module de déclenchement définit au moins une condition de déclenchement et établit si le signal de déclenchement remplit la condition de déclenchement. Si la condition de déclenchement est remplie, un module de sortie réalise au moins une tâche en fonction de la condition de déclenchement remplie. La capacité du module de sortie à réaliser des tâches multiples définies par l'utilisateur permet d'améliorer la capacité de débogage de l'analyseur à logique intégrée et de le rendre plus polyvalent.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)