WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011022180) VIAS AND CONDUCTIVE ROUTING LAYERS IN SEMICONDUCTOR SUBSTRATES
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/022180    International Application No.:    PCT/US2010/043563
Publication Date: 24.02.2011 International Filing Date: 28.07.2010
IPC:
H01L 21/768 (2006.01), H01L 21/3205 (2006.01), H01L 21/28 (2006.01)
Applicants: MICRON TECHNOLOGY, INC. [US/US]; 8000 S. Federal Way Boise, ID 83707-0006 (US) (For All Designated States Except US).
KIRBY, Kyle, K. [US/US]; (US) (For US Only).
NIROUMAND, Sarah, A. [US/US]; (US) (For US Only)
Inventors: KIRBY, Kyle, K.; (US).
NIROUMAND, Sarah, A.; (US)
Agent: PARKER, Paul, T.; Perkins Coie LLP P.O. Box 1247 Seattle, WA 98111-1247 (US)
Priority Data:
12/545,196 21.08.2009 US
Title (EN) VIAS AND CONDUCTIVE ROUTING LAYERS IN SEMICONDUCTOR SUBSTRATES
(FR) TROUS D'INTERCONNEXION ET COUCHES DE PISTES CONDUCTRICES DANS DES SUBSTRATS SEMI-CONDUCTEURS
Abstract: front page image
(EN)Through vias and conductive routing layers in semiconductor substrates and associated methods of manufacturing are disclosed herein. In one embodiment, a method for processing a semiconductor substrate includes forming an aperture in a semiconductor substrate and through a dielectric on the semiconductor substrate. The aperture has a first end open at the dielectric and a second end opposite the first end. The method can also include forming a plurality of depressions in the dielectric, and simultaneously depositing a conductive material into the aperture and at least some of the depressions.
(FR)L'invention concerne des trous d'interconnexion traversants et des couches de pistes conductrices dans des substrats semi-conducteurs, ainsi que des procédés associés de fabrication. Dans une certaine forme de réalisation, un procédé de traitement d'un substrat semi-conducteur comprend la formation d'une ouverture dans un substrat semi-conducteur et au travers d'un diélectrique sur le substrat semi-conducteur. L'ouverture comprend une première extrémité ouverte du côté du diélectrique et une seconde extrémité à l'opposé de la première. Le procédé peut également comprendre la formation d'une pluralité d'évidements dans le diélectrique et simultanément le dépôt d'un matériau conducteur dans l'ouverture et dans au moins certains des évidements.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)