WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011021316) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/021316    International Application No.:    PCT/JP2010/001051
Publication Date: 24.02.2011 International Filing Date: 18.02.2010
IPC:
H01L 21/8238 (2006.01), H01L 21/318 (2006.01), H01L 21/8234 (2006.01), H01L 27/088 (2006.01), H01L 27/092 (2006.01), H01L 29/78 (2006.01)
Applicants: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
SATO, Yoshihiro; (For US Only).
YAMADA, Takayuki; (For US Only)
Inventors: SATO, Yoshihiro; .
YAMADA, Takayuki;
Agent: MAEDA, Hiroshi; Osaka-Marubeni Bldg.,5-7,Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053 (JP)
Priority Data:
2009-191697 21.08.2009 JP
Title (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置及びその製造方法
Abstract: front page image
(EN)Disclosed is a semiconductor device which is provided with a first MIS transistor (nTr) and a second MIS transistor (pTr). The first MIS transistor (nTr) is provided with: a first gate insulating film (14A), which is formed on a first active region (10a) on a semiconductor substrate (10), and has a first high dielectric constant film (14Xa); and a first gate electrode (18A) formed on the first gate insulating film (14A). The second MIS transistor (pTr) is provided with: a second gate insulating film (14B), which is formed on a second active region (10b) on the semiconductor substrate (10), and has a second high dielectric constant film (14x); and a second gate electrode (18B) formed on the second gate insulating film (14B). The second high dielectric constant film (14x) contains a first metal for adjustment, and the first high dielectric constant film (14Xa) has a nitrogen concentration higher than that of the second high dielectric constant film (14x) and does not contain the first metal for adjustment.
(FR)L'invention porte sur un dispositif à semi-conducteur qui comporte un premier transistor MIS (nTr) et un second transistor MIS (pTr). Le premier transistor MIS (nTr) comporte : un premier film isolant de grille (14A), qui est formé sur une première région active (10a) sur un substrat semi-conducteur (10), et a un premier film à constante diélectrique élevée (14xa) ; et une première électrode de grille (18A) formée sur le premier film isolant de grille (14A). Le second transistor MIS (pTr) comporte : un second film isolant de grille (14B), qui est formé sur une seconde région active (10b) du substrat semi-conducteur (10), et a un second film à constante diélectrique élevée (14x) ; et une seconde électrode de grille (18B) formée sur le second film isolant de cuivre (14B). Le second film à constante diélectrique élevée (14x) contient un premier métal pour ajustement, et le premier film à constante diélectrique élevée (14Xa) a une concentration en azote supérieure à celle du second film à constante diélectrique élevée (14x) et ne contient pas le premier métal pour ajustement.
(JA) 半導体装置は、第1のMISトランジスタnTrと第2のMISトランジスタpTrとを備えている。第1のMISトランジスタnTrは、半導体基板10における第1の活性領域10a上に形成され、第1の高誘電率膜14Xaを有する第1のゲート絶縁膜14Aと、第1のゲート絶縁膜14A上に形成された第1のゲート電極18Aとを備えている。第2のMISトランジスタpTrは、半導体基板10における第2の活性領域10b上に形成され、第2の高誘電率膜14xを有する第2のゲート絶縁膜14Bと、第2のゲート絶縁膜14B上に形成された第2のゲート電極18Bとを備えている。第2の高誘電率膜14xは、第1の調整用金属を含み、第1の高誘電率膜14Xaは、第2の高誘電率膜14xよりも窒素濃度が高く、且つ、第1の調整用金属を含まない。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)