WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011018983) LAMINATED SUBSTRATE PRODUCTION METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/018983    International Application No.:    PCT/JP2010/063330
Publication Date: 17.02.2011 International Filing Date: 05.08.2010
IPC:
G03F 7/20 (2006.01), H05K 3/00 (2006.01), H05K 3/06 (2006.01), H05K 3/46 (2006.01)
Applicants: Sony Chemical & Information Device Corporation [JP/JP]; Gate City Osaki, East Tower 8th Floor, 11-2, Osaki 1-chome, Shinagawa-ku, Tokyo 1410032 (JP) (For All Designated States Except US).
URATSUJI, Atsuhiro [JP/JP]; (JP) (For US Only).
ODAKA, Issei [JP/JP]; (JP) (For US Only)
Inventors: URATSUJI, Atsuhiro; (JP).
ODAKA, Issei; (JP)
Agent: HIROTA, Koichi; HIROTA, NAGARE & ASSOCIATES, 4th Floor, Shinjuku TR Bldg., 2-2-13, Yoyogi, Shibuya-ku, Tokyo 1510053 (JP)
Priority Data:
2009-186268 11.08.2009 JP
Title (EN) LAMINATED SUBSTRATE PRODUCTION METHOD
(FR) PROCÉDÉ DE FABRICATION DE SUBSTRAT STRATIFIÉ
(JA) 積層基板の製造方法
Abstract: front page image
(EN)Disclosed is a laminated substrate production method whereby LDI exposure is used to form circuit patterns on the front surface of an insulating substrate, and land sections, located on the front and rear surfaces of the insulating substrate, are connected through the layers by means of via holes. When forming land sections on one side of the insulating substrate, connecting via holes and land sections on an other side of the insulating substrate, whereby the land sections sandwich the insulating substrate, the position of the land sections on the other side is corrected and moved in the direction so as to reduce the shift amount from the land sections on the one side, according to the amount that the land sections on the one side are shifted from a preset reference position. A circuit pattern is drawn using a laser light, and the land sections on the one side and the land sections on the other side are connected through the layer by means of the via holes.
(FR)La présente invention se rapporte à un procédé de fabrication de substrat stratifié. Dans le procédé selon l'invention, une exposition LDI est utilisée pour former un motif de circuit sur la surface avant d'un substrat isolant, et des sections formant plages de connexion qui sont placées sur les surfaces avant et arrière du substrat isolant sont connectées à travers les couches via des trous de passage. Lorsque des sections formant plages de connexion sont formées sur l'un des côtés du substrat isolant, en connectant les trous de passage et les sections formant plages de connexion sur un autre côté du substrat isolant, ce qui entraîne la prise en sandwich du substrat isolant par les sections formant plages de connexion, la position des sections formant plages de connexion sur l'autre côté est corrigée et déplacée dans la direction de sorte à réduire l'ampleur du décalage par rapport aux sections formant plages de connexion sur le premier côté mentionné en fonction de l'ampleur dont les sections formant plages de connexion sur le premier côté mentionné sont décalées par rapport à une position de référence prédéfinie. Un motif de circuit est dessiné au moyen d'une lumière laser et les sections formant plages de connexion sur le premier côté et les sections formant plages de connexion sur l'autre côté sont connectées à travers les couches via les trous de passage.
(JA) 本発明の積層基板の製造方法は、LDI露光方式を用いて絶縁基板の表面に回路パターンを形成し、前記絶縁基板の表裏に位置したランド部同士が、ビアホールを介して層間接続された積層基板の製造方法であって、前記絶縁基板を挟んで一方の側のランド部と接続するビアホール、及び他方の側のランド部を形成する際に、前記一方の側のランド部の所定の基準位置からのずれ量に対して、前記一方の側のランド部との前記ずれ量を減少させる方向に、前記他方の側のランド部の位置を移動させる位置補正を行って、レーザ光による回路パターンの描画を行い、前記ビアホールを介して前記一方の側のランド部と前記他方の側のランド部とを層間接続する積層基板の製造方法である。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)