WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011018968) PRINTED WIRING BOARD AND METHOD FOR PRODUCING THE SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/018968    International Application No.:    PCT/JP2010/063177
Publication Date: 17.02.2011 International Filing Date: 04.08.2010
IPC:
H05K 3/22 (2006.01), H05K 3/18 (2006.01), H05K 3/26 (2006.01), H05K 3/38 (2006.01), H05K 3/46 (2006.01)
Applicants: TAIYO INK MFG. CO., LTD. [JP/JP]; 7-1, Hazawa 2-chome, Nerima-ku, Tokyo 1768508 (JP) (For All Designated States Except US).
ARIMA, Masao [JP/JP]; (JP) (For US Only).
IWAYAMA, Gento [JP/JP]; (JP) (For US Only).
ITO, Keiichi [JP/JP]; (JP) (For US Only).
TAKEUCHI, Takafumi [JP/JP]; (JP) (For US Only)
Inventors: ARIMA, Masao; (JP).
IWAYAMA, Gento; (JP).
ITO, Keiichi; (JP).
TAKEUCHI, Takafumi; (JP)
Agent: YOSHIDA, Shigeki; Room 1103, Shinyo Bldg.,14-2, Takadanobaba 2-chome, Shinjuku-ku, Tokyo 1690075 (JP)
Priority Data:
2009-185685 10.08.2009 JP
Title (EN) PRINTED WIRING BOARD AND METHOD FOR PRODUCING THE SAME
(FR) CARTE DE CÂBLAGE À CIRCUIT IMPRIMÉ ET SON PROCÉDÉ DE PRODUCTION
(JA) プリント配線板及びその製造方法
Abstract: front page image
(EN)Disclosed is a method for producing a high-density printed wiring board having a surface on which a high-precision and ultrafine copper circuit pattern is formed, which is comprised of (a) a process for forming a resist pattern (5) which is formed by selectively exposing and developing a photosensitive resist film formed on the substrate surface, to form a groove pattern for a circuit forming portion and which can be plated by electroless copper plating, (b) a process for forming a copper plating layer (7) which covers the resist pattern by plating an exposed surface of the groove pattern portion of a substrate and the entire surface of the patterned resist film by electroless copper plating and, thereafter, plating the surfaces by electrolytic copper plating until the surfaces are substantially flattened and smoothed, and (c) a process for exposing a copper circuit pattern (8) on the surface by mechanically grinding and/or chemically grinding or etching the copper plating layer to evenly reduce the copper plating layer until the surface of the resist film is exposed. It is preferable that the pattern-formed resist film is irradiated with ultraviolet rays, heat-treated and/or plasma-treated.
(FR)La présente invention concerne un procédé de production d'une carte de câblage à circuit imprimé haute densité qui comporte une surface sur laquelle est formé un motif de circuit en cuivre ultra-fin et de haute précision. Il est composé de : (a) un procédé de formation d'un motif de résist (5) formé par exposition et développement sélectifs d'un film de résist photosensible formé sur la surface du substrat, afin de former un motif de rainure pour une partie formant circuit et qui peut être plaqué par cuivrage chimique autocatalytique, (b) un procédé de formation d'une couche de placage au cuivre (7) qui recouvre le motif de résist par placage d'une surface exposée de la partie de motif de rainure d'un substrat et toute la surface du film de résist à motifs par cuivrage chimique autocatalytique et, par la suite, par placage des surfaces avec cuivrage chimique autocatalytique jusqu'à ce que les surfaces soient sensiblement aplaties et lissées et (c) un procédé d'exposition d'un motif de circuit en cuivre (8) sur la surface par rectification mécanique et/ou rectification chimique ou décapage de la couche de placage au cuivre afin de réduire de façon homogène la couche de placage au cuivre jusqu'à ce que la surface du film de résist soit exposée. Il est préférable que le film de résist formé en motif soit irradié de rayons ultraviolets, traité à la chaleur et/ou traité au plasma.
(JA) 基板表面に高精度且つ極細密な銅回路パターンが形成された高密度プリント配線板を製造するための方法は、(a)基板表面に形成された感光性レジスト膜に選択的露光及び現像を行って、回路形成する部分の溝パターンが形成された、無電解銅めっき可能なレジストパターン(5)を形成する工程、(b)前記溝パターン部分の基板の露出表面及びパターン化されたレジスト膜表面の全体に無電解銅めっきを行い、次いで表面がほぼ平滑になるまで電解銅めっきを行って、上記レジストパターンを覆う銅めっき層(7)を形成する工程、(c)前記レジスト膜の表面が露出するまで、銅めっき層を機械的研磨及び/又は化学的研磨又はエッチングにより均一に減少させ、表面に銅回路パターン(8)を露出させる工程を含む。好適には、パターン形成後のレジスト膜に紫外線照射、加熱処理及び/又はプラズマ処理を行う。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)