WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
PATENTSCOPE will be unavailable a few hours for maintenance reason on Saturday 18.08.2018 at 9:00 AM CEST
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011016219) EPITAXIAL SUBSTRATE FOR ELECTRONIC DEVICES AND MANUFACTURING METHOD FOR SAID EPITAXIAL SUBSTRATE
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2011/016219 International Application No.: PCT/JP2010/004871
Publication Date: 10.02.2011 International Filing Date: 02.08.2010
IPC:
H01L 21/02 (2006.01) ,C23C 16/30 (2006.01) ,H01L 21/205 (2006.01) ,H01L 21/338 (2006.01) ,H01L 29/778 (2006.01) ,H01L 29/812 (2006.01)
Applicants: IKUTA, Tetsuya[JP/JP]; JP (UsOnly)
HINO, Daisuke[JP/JP]; JP (UsOnly)
SAKAMOTO, Ryo[JP/JP]; JP (UsOnly)
SHIBATA, Tomohiko[JP/JP]; JP (UsOnly)
DOWA Electronics Materials Co., Ltd.[JP/JP]; 4-14-1, Sotokanda, Chiyoda-ku, Tokyo 1010021, JP (AllExceptUS)
Inventors: IKUTA, Tetsuya; JP
HINO, Daisuke; JP
SAKAMOTO, Ryo; JP
SHIBATA, Tomohiko; JP
Agent: SUGIMURA, Kenji; 36F, Kasumigaseki Common Gate West, 3-2-1, Kasumigaseki, Chiyoda-ku, Tokyo 1000013, JP
Priority Data:
2009-18166904.08.2009JP
Title (EN) EPITAXIAL SUBSTRATE FOR ELECTRONIC DEVICES AND MANUFACTURING METHOD FOR SAID EPITAXIAL SUBSTRATE
(FR) SUBSTRAT ÉPITAXIAL POUR DISPOSITIF ÉLECTRONIQUE ET PROCÉDÉ DE FABRICATION DUDIT SUBSTRAT ÉPITAXIAL
(JA) 電子デバイス用エピタキシャル基板およびその製造方法
Abstract: front page image
(EN) Disclosed is an epitaxial substrate for electronic devices. The warpage configuration of the disclosed epitaxial substrate is suitably controlled, and the lateral direction is used as the current-conduction direction. Also disclosed is a method for manufacturing said epitaxial substrate. The disclosed manufacturing method is characterized by the provision of: a step for forming a bonded substrate by bonding together a low-resistivity monocrystalline silicon substrate and a high-resistivity monocrystalline silicon substrate; a step for forming an insulating layer, as a buffer, on the high-resistivity monocrystalline silicon substrate surface of the aforementioned bonded substrate; and a step for fabricating an epitaxial substrate by epitaxially growing a plurality of group-III nitride layers on the aforementioned buffer, forming a primary laminate. The disclosed manufacturing method is further characterized in that the resistivity of the low-resistivity monocrystalline silicon substrate is at most 100 Ω∙cm and the resistivity of the high-resistivity monocrystalline silicon substrate is at least 1000 Ω∙cm.
(FR) L'invention porte sur un substrat épitaxial pour dispositifs électroniques. La configuration de gauchissement du substrat épitaxial décrit est convenablement maîtrisée, et la direction latérale est utilisée en tant que direction de conduction de courant. L'invention porte également sur un procédé de fabrication dudit substrat épitaxial. Le procédé de fabrication décrit est caractérisé par la réalisation de : une étape de formation d'un substrat collé par collage l'un à l'autre d'un substrat en silicium monocristallin à faible résistivité et d'un substrat en silicium monocristallin à forte résistivité ; une étape de formation d'une couche isolante, en tant que tampon, sur la surface du substrat en silicium monocristallin à forte résistivité du substrat collé ci-dessus mentionné ; et une étape de fabrication d'un substrat épitaxial par croissance épitaxiale d'une pluralité de couches de nitrure du groupe III sur le tampon ci-dessus mentionné, formant un stratifié primaire. Le procédé de fabrication décrit est en outre caractérisé en ce que la résistivité du substrat en silicium monocristallin à faible résistivité est au plus de 100 Ω/cm et en ce que la résistivité du substrat en silicium monocristallin à forte résistivité est d'au moins 1.000 Ω/cm.
(JA)  反り形状を適正に制御した、横方向を電流導通方向とする電子デバイス用エピタキシャル基板およびその製造方法を提供する。 低抵抗Si単結晶基板と高抵抗Si単結晶基板とを貼り合わせて貼り合わせ基板を形成する工程と、該貼り合わせ基板の高抵抗Si単結晶基板側の表面上に、絶縁層としてのバッファを形成する工程と、該バッファ上に、複数層のIII族窒化物層をエピタキシャル成長させて主積層体を形成してエピタキシャル基板を作製する工程とを具え、前記低抵抗Si単結晶基板の比抵抗が100Ω・cm以下であり、かつ前記高抵抗Si単結晶基板の比抵抗が1000Ω・cm以上であることを特徴とする。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)