WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011016157) SEMICONDUCTOR DEVICE AND ELECTRONIC DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/016157    International Application No.:    PCT/JP2010/001241
Publication Date: 10.02.2011 International Filing Date: 24.02.2010
IPC:
H01L 23/32 (2006.01), H01L 23/12 (2006.01), H01L 25/10 (2006.01), H01L 25/18 (2006.01)
Applicants: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
YOSHIDA, Takayuki; (For US Only).
ITOU, Mitsumi; (For US Only).
TOKUNAGA, Shinya; (For US Only)
Inventors: YOSHIDA, Takayuki; .
ITOU, Mitsumi; .
TOKUNAGA, Shinya;
Agent: MAEDA, Hiroshi; Osaka-Marubeni Bldg.,5-7,Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053 (JP)
Priority Data:
2009-184381 07.08.2009 JP
Title (EN) SEMICONDUCTOR DEVICE AND ELECTRONIC DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET DISPOSITIF ÉLECTRONIQUE
(JA) 半導体装置および電子装置
Abstract: front page image
(EN)Provided is a BGA package structure wherein signals can be transmitted to a ball on a BGA substrate from all of the IO terminals of a predetermined function of a semiconductor integrated circuit element in a short and substantially the same time. All of the interface pins having the signals of the predetermined function of the semiconductor integrated circuit element inputted thereto and outputted therefrom are formed on the outer edge of the semiconductor integrated circuit element along one side of the semiconductor integrated circuit element. Said side of the semiconductor integrated circuit element is adjacent to two sides which are nonparallel to said side among the sides of the BGA substrate, and among the balls provided on the BGA substrate, the ball, which is electrically connected to the interface pin having the signals of the predetermined function inputted thereto and outputted therefrom, is disposed between said side of the semiconductor integrated circuit element and the two sides of the BGA substrate.
(FR)La présente invention a trait à une structure de boîtier BGA permettant aux signaux d'être transmis à une bille sur un substrat de boîtier BGA à partir de l'ensemble des bornes d'entrée-sortie d'une fonction prédéterminée d'un élément de circuit intégré semi-conducteur en un temps court et sensiblement en même temps. Toutes les broches d'interface ayant les signaux de la fonction prédéterminée de l'élément de circuit intégré semi-conducteur qui lui sont fournis en entrée et qu'elles fournissent en sortie sont formées sur le bord extérieur de l'élément de circuit intégré semi-conducteur sur un côté de l'élément de circuit intégré semi-conducteur. Ledit côté de l'élément de circuit intégré semi-conducteur est adjacent à deux côtés qui ne sont pas parallèles audit côté parmi les côtés du substrat de boîtier BGA, et parmi les billes disposées sur le substrat de boîtier BGA, la bille, qui est électriquement connectée à la broche d'interface ayant les signaux de la fonction prédéterminée qui lui sont fournis en entrée et qu'elles fournissent en sortie, est disposée entre ledit côté de l'élément de circuit intégré semi-conducteur et les deux côtés du substrat de boîtier BGA.
(JA) 半導体集積回路素子の特定機能の全てのIO端子からBGA基板のボールへの信号伝送を短時間で且つほぼ同じ長さの時間で行うことができるBGAパッケージ構造を提供する。半導体集積回路素子の所定の機能の信号を入出力するインターフェースピンの全ては、半導体集積回路素子の一つの辺に沿って該半導体集積回路素子の外縁部に形成されていて、半導体集積回路素子の前記一つの辺は、BGA基板の辺のうち、前記一つの辺に対して非平行である2辺に隣接しており、BGA基板に設けられているボールのうち、所定の機能の信号を入出力するインターフェースピンと電気的に接続しているボールは、半導体集積回路素子の前記一つの辺と、BGA基板の前記2辺との間に存している。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)