WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/016097    International Application No.:    PCT/JP2009/003831
Publication Date: 10.02.2011 International Filing Date: 07.08.2009
H01L 21/66 (2006.01), G01R 31/28 (2006.01), H01L 21/683 (2006.01)
Applicants: ADVANTEST CORPORATION [JP/JP]; 1-32-1, Asahi-cho, Nerima-ku, Tokyo 1790071 (JP) (For All Designated States Except US).
KIYOKAWA, Toshiyuki [JP/JP]; (JP) (For US Only).
UMEMURA, Yoshiharu [JP/JP]; (JP) (For US Only)
Inventors: KIYOKAWA, Toshiyuki; (JP).
UMEMURA, Yoshiharu; (JP)
Agent: RYUKA IP Law Firm; 22F, Shinjuku L Tower, 6-1, Nishi-Shinjuku 1-chome, Shinjuku-ku, Tokyo 1631522 (JP)
Priority Data:
(JA) ウエハトレイおよび試験装置
Abstract: front page image
(EN)For the purpose of shortening a testing time of a plurality of devices which are formed on a semiconductor wafer and are to be tested, a wafer tray is used by being mounted on a testing apparatus which performs such test. The wafer tray has a first flow path for fixing the semiconductor wafer to the wafer tray by vacuum suction, a second flow path for fixing the wafer tray to the testing apparatus by vacuum suction, and a heater for heating at least a placing surface on which the semiconductor wafer is placed. The semiconductor wafer, i.e., a subject to be tested, can be smoothly attached/detached between different test heads, and the test can be quickly started after the semiconductor wafer is attached to the test head by employing such wafer tray.
(FR)Dans le but de raccourcir la durée de test d'une pluralité de dispositifs formés sur une galette de semi-conducteur et devant être testés, l'invention porte sur un plateau pour galette utilisé en étant monté sur un appareil de test exécutant un tel test. Le plateau pour galette comprend une première voie d'écoulement destinée à fixer par aspiration la galette de semi-conducteur au plateau pour galette, une seconde voie d'écoulement destinée à fixer par aspiration le plateau pour galette à l'appareil de test, et un dispositif de chauffage destiné à chauffer au moins une surface de mise en place sur laquelle la galette de semi-conducteur est placée. La galette de semi-conducteur, c'est-à-dire l'objet à tester, peut être fixé/retiré doucement entre différentes têtes de test, et on peut lancer rapidement lancer le test après que la galette de semi-conducteur ait été fixée à la tête de test en utilisant un tel plateau pour galette.
(JA) 半導体ウエハ上に形成された複数の被試験デバイスの試験時間短縮を目的として、当該試験を行う試験装置に装着して用いられるウエハトレイは、半導体ウエハを真空吸着によりウエハトレイに固定するための第1流路と、ウエハトレイを真空吸着により試験装置に固定するための第2流路と、少なくとも半導体ウエハを載置する載置面を加熱するためのヒータとを有する。このようなウエハトレイを採用することにより、異なるテストヘッド間で被試験体である半導体ウエハを円滑に着脱することができ、また、テストヘッドへの装着後に迅速に試験を開始することができる。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)