WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011013511) SAFETY SENSOR AND METHOD FOR DETECTING ABNORMALITY IN SAFETY SENSOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/013511    International Application No.:    PCT/JP2010/061853
Publication Date: 03.02.2011 International Filing Date: 13.07.2010
IPC:
G01V 8/20 (2006.01), G08B 21/02 (2006.01), H01H 35/00 (2006.01)
Applicants: OMRON CORPORATION [JP/JP]; 801, Minamifudodo-cho, Horikawahigashiiru, Shiokoji-dori, Shimogyo-Ku, Kyoto-shi, Kyoto 6008530 (JP) (For All Designated States Except US).
OSAKO Kazunori [JP/JP]; (JP) (For US Only)
Inventors: OSAKO Kazunori; (JP)
Agent: SUZUKI Yoshimitsu; Honmachi Terada Building 6th Floor, 5-31, Kyutaromachi 2-chome, Chuo-Ku, Osaka-shi, Osaka 5410056 (JP)
Priority Data:
2009-178325 30.07.2009 JP
Title (EN) SAFETY SENSOR AND METHOD FOR DETECTING ABNORMALITY IN SAFETY SENSOR
(FR) CAPTEUR DE SÉCURITÉ ET PROCÉDÉ DE DÉTECTION D'UNE ANOMALIE DANS LE CAPTEUR DE SÉCURITÉ
(JA) 安全センサおよび安全センサの異常検出方法
Abstract: front page image
(EN)Disclosed is a safety sensor provided with a plurality of input signal lines for inputting signals for setting. Specifically disclosed is a safety sensor wherein at least one input signal line (signal line Q3) is provided with a high-level detection circuit (201) and a low-level detection circuit (202). In an initialization process wherein setting of an operation mode is permitted, a CPU (203) registers in a memory (204) the on-off states of detection signals from the respective detection circuits (201, 202) on condition that the on-off states of detection signals are mutually opposite, and the CPU (203) identifies the connection state of the input signal line (Q3) on the basis of the on-off states and sets an operation mode corresponding to the connection state. After setting the operation mode is completed, the CPU (203) monitors the detection signals from the respective detection circuits (201, 202) and determines, when at least either of the detection signals comes into a state different from the states registered in the memory (204), occurrence of abnormality in the connection state of the input signal line (Q3).
(FR)La présente invention concerne un capteur de sécurité équipé d'une pluralité de lignes de signaux d'entrée permettant d'entrer des signaux à configurer. L'invention concerne en particulier un capteur de sécurité dans lequel au moins une ligne de signaux d'entrée (ligne de signaux Q3) est dotée d'un circuit de détection de niveau élevé (201) et d'un circuit de détection de niveau faible (202). Dans un procédé d'initialisation dans lequel un mode de fonctionnement est autorisé, une CPU (unité centrale) (203) enregistre dans une mémoire (204) les états de marche/arrêt de signaux de détection provenant des circuits de détection respectifs (201, 202) à condition que les états de marche/arrêt des signaux de détection soient mutuellement opposés, et la CPU (203) identifie l'état de connexion de la ligne de signaux d'entrée (Q3) sur la base des états de marche/arrêt et configure un mode de fonctionnement correspondant à l'état de connexion. A la fin de la configuration du mode de fonctionnement, la CPU (203) surveille les signaux de détection provenant des circuits de détection respectifs (201, 202) et détermine, lorsqu'un quelconque des signaux de détection passe à un état différent des états enregistrés dans la mémoire (204), l'occurrence d'une anomalie dans l'état de connexion de la ligne de signaux d'entrée (Q3).
(JA) 設定用の信号を入力するための入力信号線が複数設けられた安全センサにおいて、少なくとも1つの入力信号線(信号線Q3)に対してハイレベル検出回路201およびローレベル検出回路202とを設ける。CPU203は、動作モードの設定が許可される初期化処理において、各検出回路201,202からの検出信号のオン・オフ状態が相反する関係になっていることを条件に各検出信号のオン・オフ状態をメモリ204に登録するとともに、これらのオン・オフ状態に基づいて入力信号線Q3の接続状態を判別してその接続状態に応じた動作モードを設定する。また、動作モードの設定が完了した後は、CPU203は、各検出回路201,202からの検出信号を監視して、各検出信号の少なくとも一方の状態がメモリ204に登録されているものとは異なる状態になったときに、入力信号線Q3の接続状態に異常が発生していると判定する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)