WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011013416) DRIVE DEVICE FOR DISPLAY CIRCUIT, DISPLAY DEVICE, AND ELECTRONIC APPARATUS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/013416    International Application No.:    PCT/JP2010/056860
Publication Date: 03.02.2011 International Filing Date: 16.04.2010
IPC:
G09G 3/36 (2006.01), G02F 1/133 (2006.01), G09G 3/20 (2006.01)
Applicants: SHARP KABUSHIKI KAISHA [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522 (JP) (For All Designated States Except US).
OGAWA, Yasuyuki; (For US Only)
Inventors: OGAWA, Yasuyuki;
Agent: FUKAMI, Hisao; Fukami Patent Office, p.c., Nakanoshima Central Tower 2-7, Nakanoshima 2-chome, Kita-ku, Osaka-shi, Osaka 5300005 (JP)
Priority Data:
2009-177554 30.07.2009 JP
Title (EN) DRIVE DEVICE FOR DISPLAY CIRCUIT, DISPLAY DEVICE, AND ELECTRONIC APPARATUS
(FR) DISPOSITIF DE COMMANDE POUR CIRCUIT D'AFFICHAGE, DISPOSITIF D'AFFICHAGE ET APPAREIL ÉLECTRONIQUE
(JA) 表示回路の駆動装置、表示装置および電子機器
Abstract: front page image
(EN)Disclosed is a drive device which is provided with a plurality of latch circuits (211-21m) which are provided corresponding to a plurality of signal lines (61-6m), respectively. Each of the latch circuits (211-21m) collectively acquires a plurality of pieces of bit data that configure pixel data, and sequentially outputs the plurality of pieces of bit data. Each of the latch circuits includes a plurality of latch unit circuits, which are disposed in series along the direction wherein the signal lines (61-6m) extend, and each latch unit circuit is so configured as to acquire one bit data and transmit the one bit data.
(FR)L'invention porte sur un dispositif de commande, qui comporte une pluralité de circuits de verrou (211-21m), qui sont disposés en correspondance avec une pluralité de lignes de signal (61-6m), respectivement. Chacun des circuits de verrou (211-21m) acquiert collectivement une pluralité d'éléments de données de bit qui configurent des données de pixel, et délivrent en sortie en séquence la pluralité d'éléments de données de bit. Chacun des circuits de verrou comprend une pluralité de circuits d'unité de verrou, qui sont disposés en série le long de la direction dans laquelle s'étendent les lignes de signal (61-6m), et chaque circuit d'unité de verrou est configuré de façon à acquérir une donnée de bit et à transmettre la donnée de bit.
(JA) 駆動装置は、複数の信号線(61~6m)に対応してそれぞれ設けられた複数のラッチ回路(211~21m)を備える。複数のラッチ回路(211~21m)の各々は、画素データを構成する複数のビットデータを一括して取得し、かつその複数のビットデータを順次出力する。複数のラッチ回路の各々は、複数の信号線(61~6m)の延在する方向に沿って直列に配置されて、各々が、1ビットデータを取得し、かつ1ビットデータを転送するように構成された複数のラッチ単位回路を含む。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)