WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2011013365) SYMBOL RATE DETECTOR AND RECEIVER DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2011/013365    International Application No.:    PCT/JP2010/004793
Publication Date: 03.02.2011 International Filing Date: 28.07.2010
IPC:
H04L 27/38 (2006.01), H04L 27/00 (2006.01)
Applicants: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
SOGA, Shigeru; (For US Only)
Inventors: SOGA, Shigeru;
Agent: MAEDA, Hiroshi; Osaka-Marubeni Bldg.,5-7,Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053 (JP)
Priority Data:
2009-178180 30.07.2009 JP
Title (EN) SYMBOL RATE DETECTOR AND RECEIVER DEVICE
(FR) DÉTECTEUR DE TAUX DE SYMBOLES ET DISPOSITIF RÉCEPTEUR
(JA) シンボルレート検出器及び受信装置
Abstract: front page image
(EN)Provided is a symbol rate detector that minimizes the circuit size, and detects the symbol rate of a digital modulation signal in a short period of time. The symbol rate detector has a nonlinear processing unit that implements nonlinear processing to the digital modulation signal, and outputs the post-nonlinear-processing digital modulation signal; and a phase-locked loop that applies a phase-lock to the aforementioned post-nonlinear-processing digital modulation signal. The aforementioned phase-locked loop has an oscillator that generates a signal having a frequency that is in accordance with the detected symbol rate; a complex multiplier that multiplies the aforementioned post-nonlinear-processing digital modulation signal and a signal generated by the aforementioned oscillator, and outputs the multiplication result; and a loop filter that smoothes the aforementioned multiplication result, and outputs the smoothed multiplication result as the aforementioned detected symbol rate.
(FR)La présente invention se rapporte à un détecteur de taux de symboles qui réduit la taille d'un circuit et détecte le taux de symboles d'un signal de modulation numérique sur une courte période de temps. Le détecteur de taux de symboles comprend un module de traitement non linéaire qui exécute un traitement non linéaire sur le signal de modulation numérique et délivre en sortie le signal de modulation numérique après exécution du traitement non linéaire. Le détecteur de taux de symboles comprend également une boucle à verrouillage de phase qui applique un verrouillage de phase sur le signal de modulation numérique après exécution du traitement non linéaire susmentionné. La boucle à verrouillage de phase susmentionnée comprend : un oscillateur qui génère un signal dont la fréquence est conforme au taux de symboles détecté ; un multiplicateur complexe qui multiplie le signal de modulation numérique après exécution du traitement non linéaire susmentionné et un signal généré par l'oscillateur susmentionné, et qui délivre en sortie le résultat de la multiplication ; et un filtre à boucle qui lisse le résultat de la multiplication susmentionné, et qui délivre en sortie le résultat de la multiplication lissé au taux de symboles détecté susmentionné.
(JA) 回路規模を抑え、短時間でデジタル変調信号のシンボルレートを検出する。シンボルレート検出器であって、デジタル変調信号に非線形処理を行い、非線形処理後のデジタル変調信号を出力する非線形処理部と、前記非線形処理後のデジタル変調信号に位相同期する位相同期ループとを有する。前記位相同期ループは、検出シンボルレートに応じた周波数の信号を生成する発振器と、前記非線形処理後のデジタル変調信号と前記発振器で生成された信号とを乗算し、乗算結果を出力する複素乗算器と、前記乗算結果を平滑化し、平滑化された前記乗算結果を前記検出シンボルレートとして出力するループフィルタとを有する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)