Processing

Please wait...

Settings

Settings

Goto Application

1. WO2011010417 - ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL PANEL, LIQUID CRYSTAL DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY UNIT, AND TELEVISION RECEIVER

Document

明 細 書

発明の名称 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機

技術分野

0001  

背景技術

0002  

先行技術文献

特許文献

0003  

発明の概要

発明が解決しようとする課題

0004  

課題を解決するための手段

0005   0006   0007  

発明の効果

0008  

図面の簡単な説明

0009  

発明を実施するための形態

0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096   0097   0098   0099   0100   0101   0102   0103   0104   0105   0106   0107   0108   0109   0110   0111   0112   0113   0114   0115   0116   0117   0118   0119   0120   0121   0122   0123   0124   0125   0126   0127   0128   0129   0130   0131   0132   0133   0134   0135   0136   0137   0138   0139   0140   0141   0142   0143   0144   0145   0146   0147   0148   0149   0150   0151   0152   0153   0154   0155   0156   0157   0158   0159   0160   0161   0162   0163   0164   0165   0166   0167   0168   0169   0170   0171   0172   0173   0174   0175   0176   0177   0178   0179   0180   0181   0182   0183   0184   0185   0186   0187   0188   0189   0190   0191   0192   0193   0194   0195   0196   0197   0198   0199   0200   0201   0202   0203   0204   0205   0206   0207   0208   0209   0210   0211   0212   0213   0214   0215   0216   0217  

産業上の利用可能性

0218  

符号の説明

0219  

請求の範囲

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20   21   22   23   24   25   26   27   28   29   30  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20   21   22   23   24   25   26   27   28   29   30   31   32   33   34   35   36   37   38   39   40   41   42   43   44   45   46   47   48   49   50   51   52  

明 細 書

発明の名称 : アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機

技術分野

[0001]
 本発明は、容量結合型の画素分割方式のアクティブマトリクス基板およびこれを備えた液晶パネル等に関する。

背景技術

[0002]
 特許文献1(図52参照)には、1つの画素列に2本のデータ線(左側データ線および右側データ線)を設け、同一画素列に含まれる奇数番目の画素の画素電極を左側データ線に接続する一方、偶数番目の画素の画素電極を右側データ線に接続し、連続する2本の走査信号線(奇数番目の画素に接続する走査信号線および偶数番目の画素に接続する走査信号線)を同時選択することで、画面の書き換え速度を高める液晶表示装置が開示されている。また、例えば特許文献2には、容量結合型の画素分割方式の液晶表示装置が開示されている。

先行技術文献

特許文献

[0003]
特許文献1 : 日本国公開特許公報「特開平10-253987号公報(公開日:1998年9月25日)」
特許文献2 : 日本国公開特許公報「特開2006-39290号公報(公開日:2006年2月9日)」

発明の概要

発明が解決しようとする課題

[0004]
 本願発明者は、1つの画素列に対応して2本のデータ信号線が設けられる液晶パネルを容量結合型の画素分割方式とした場合に、画素内で電気的にフローティングとなる画素電極にDC電圧がかかり易く、これが画素の焼き付き等の原因となっていることを見出した。本発明は、この場合の表示品位を改善することを目的とする。

課題を解決するための手段

[0005]
 本発明のアクティブマトリクス基板は、各データ信号線の延伸方向を列方向として、容量を介して接続された2つの画素電極を含む画素領域が行および列方向に並べられ、1つの画素領域列に対応して2本のデータ信号線が設けられるとともに、1つの画素領域行に対応して2本の走査信号線が設けられ、上記画素領域列および画素領域行に属する画素領域について、上記2本の走査信号線の一方に接続されたトランジスタが該画素領域に含まれる2つの画素電極の一方に電気的に接続されるとともに、上記2本の走査信号線の他方に接続されたトランジスタが上記2つの画素電極の他方に電気的に接続され、かつ上記各トランジスタが、上記2本のデータ信号線のいずれかである同一のデータ信号線に電気的に接続されていることを特徴とする。
[0006]
 また、本発明のアクティブマトリクス基板は、各データ信号線の延伸方向を列方向として、容量を介して接続された2つの画素電極を含む画素領域が行および列方向に並べられ、1つの画素領域列に対応して2本のデータ信号線が設けられるとともに、1つの画素領域行に対応して2本の走査信号線が設けられ、上記画素領域列および画素領域行に属する画素領域について、上記2本の走査信号線の一方に接続されたトランジスタが該画素領域に含まれる2つの画素電極の一方と上記2本のデータ信号線の一方とに電気的に接続されるとともに、上記2本の走査信号線の他方に接続されたトランジスタが上記2つの画素電極の他方と保持容量配線とに電気的に接続されていることを特徴とする。
[0007]
 また、本アクティブマトリクス基板では、各データ信号線の延伸方向を列方向として、容量を介して接続された2つの画素電極を含む画素領域が行および列方向に並べられ、1つの画素領域列に対応して2本のデータ信号線が設けられるとともに、1つの画素領域行に対応して2本の走査信号線が設けられ、上記画素領域列および画素領域行に属する画素領域について、上記2本の走査信号線の一方に接続されたトランジスタが該画素領域に含まれる2つの画素電極の一方と上記2本のデータ信号線の一方とに電気的に接続されるとともに、上記2本の走査信号線の他方に接続されたトランジスタが上記2つの画素電極それぞれに電気的に接続されていることを特徴とする。

発明の効果

[0008]
 本アクティブマトリクス基板では、まず、1つの画素領域列に対応して2本のデータ信号線が設けられているため、本アクティブマトリクス基板を備えた液晶表示装置では、2本の走査信号線を同時選択して2つの画素行を同時に書き込むことができる。そして、各画素領域の容量結合された2つの画素電極それぞれが電気的にフローティングとならない。これにより、本アクティブマトリクス基板を備えた液晶表示装置では画素の焼き付き等が低減され、高い表示品位が実現される。

図面の簡単な説明

[0009]
[図1] 実施の形態1にかかる液晶パネルの構成を示す回路図である。
[図2] 図1の液晶パネルの駆動方法を示すタイミングチャートである。
[図3] 図2のF1(n番目の水平走査期間)の駆動方法を説明する模式図である。
[図4] 図2のF1(n+1番目の水平走査期間)の駆動方法を説明する模式図である。
[図5] 図2のF2(n番目の水平走査期間)の駆動方法を説明する模式図である。
[図6] 図2のF2(n+1番目の水平走査期間)の駆動方法を説明する模式図である。
[図7] 図2のF3(n番目の水平走査期間)の駆動方法を説明する模式図である。
[図8] 図2のF3(n+1番目の水平走査期間)の駆動方法を説明する模式図である。
[図9] 図2のF4(n番目の水平走査期間)の駆動方法を説明する模式図である。
[図10] 図2のF4(n+1番目の水平走査期間)の駆動方法を説明する模式図である。
[図11] 図1に示す液晶パネルの他の駆動方法を示すタイミングチャートである。
[図12] 図1に示す液晶パネルのさらに他の駆動方法を示すタイミングチャートである。
[図13] 図1に示す液晶パネルの構成を示す平面図である。
[図14] 図13におけるA-B断面図(層間絶縁膜が薄い場合)である。
[図15] 図13におけるA-B断面図(層間絶縁膜が厚い場合)である。
[図16] 図1に示す液晶パネルの他の構成を示す平面図である。
[図17] 図16に示す液晶パネルの変形例を示す平面図である。
[図18] 図17におけるA-B断面図(層間絶縁膜が厚い場合)である。
[図19] 実施の形態1にかかる液晶パネルの他の構成を示す回路図である。
[図20] 図19の液晶パネルの駆動方法を示すタイミングチャートである。
[図21] 図19に示す液晶パネルの構成を示す平面図である。
[図22] 図19に示す液晶パネルの他の構成を示す平面図である。
[図23] 実施の形態2の駆動方法(図1の液晶パネルの場合)を示すタイミングチャートである。
[図24] 図23のF1(n番目の水平走査期間)の駆動方法を説明する模式図である。
[図25] 図23のF1(n+1番目の水平走査期間)の駆動方法を説明する模式図である。
[図26] 図23のF2(n番目の水平走査期間)の駆動方法を説明する模式図である。
[図27] 図23のF2(n+1番目の水平走査期間)の駆動方法を説明する模式図である。
[図28] 実施の形態2の駆動方法(図19の液晶パネルの場合)を示すタイミングチャートである。
[図29] 実施の形態3にかかる液晶パネルの構成を示す回路図である。
[図30] 図29の液晶パネルの駆動方法を示すタイミングチャートである。
[図31] 図29に示す液晶パネルの、F1(n番目の水平走査期間)の駆動方法を説明する模式図である。
[図32] 図29に示す液晶パネルの、F1(n+1番目の水平走査期間)の駆動方法を説明する模式図である。
[図33] 図29に示す液晶パネルの、F2(n番目の水平走査期間)の駆動方法を説明する模式図である。
[図34] 図29に示す液晶パネルの、F2(n+1番目の水平走査期間)の駆動方法を説明する模式図である。
[図35] 図29に示す液晶パネルの構成を示す平面図である。
[図36] 実施の形態3にかかる液晶パネルの他の構成を示す回路図である。
[図37] 実施の形態4にかかる液晶パネルの構成を示す回路図である。
[図38] 図37に示す液晶パネルの、F1(n番目の水平走査期間)の駆動方法を説明する模式図である。
[図39] 図37に示す液晶パネルの、F1(n+1番目の水平走査期間)の駆動方法を説明する模式図である。
[図40] 図37に示す液晶パネルの、F2(n番目の水平走査期間)の駆動方法を説明する模式図である。
[図41] 図37に示す液晶パネルの、F2(n+1番目の水平走査期間)の駆動方法を説明する模式図である。
[図42] 図37に示す液晶パネルの構成を示す平面図である。
[図43] 実施の形態4にかかる液晶パネルの他の構成を示す回路図である。
[図44] 実施の形態2~4の他の駆動方法を示すタイミングチャートである。
[図45] 実施の形態2~4のさらに他の駆動方法を示すタイミングチャートである。
[図46] (a)は本液晶表示ユニットの構成を示す模式図であり、(b)は本液晶表示装置の構成を示す模式図である。
[図47] ソースドライバの構成を示す回路図である。
[図48] 本液晶表示装置の全体構成を説明するブロック図である。
[図49] 本液晶表示装置の機能を説明するブロック図である。
[図50] 本テレビジョン受像機の機能を説明するブロック図である。
[図51] 本テレビジョン受像機の構成を示す分解斜視図である。
[図52] 従来の液晶パネルの構成を示す模式図である。

発明を実施するための形態

[0010]
 本発明にかかる実施の形態の例を、図1~49を用いて説明すれば、以下のとおりである。なお、説明の便宜のため、以下ではデータ信号線の延伸方向を列方向、走査信号線の延伸方向を行方向とする。ただし、本液晶表示装置(あるいはこれに用いられる液晶パネルやアクティブマトリクス基板)の利用(視聴)状態において、その走査信号線が横方向に延伸していても縦方向に延伸していてもよいことはいうまでもない。また、アクティブマトリクス基板の1つの画素領域は、液晶パネルの1つの画素に対応している。
[0011]
 〔実施の形態1〕
 図1は本液晶パネルの一部を示す等価回路図である。図1に示すように、容量を介して接続された2つの画素電極を含む画素が行および列方向に並べられ、1つの画素列に対応して2本のデータ信号線が設けられるとともに、1つの画素行に対応して2本の走査信号線が設けられ、上記画素列および画素行に属する画素について、上記2本の走査信号線の一方に接続されたトランジスタが該画素に含まれる2つの画素電極の一方に電気的に接続されるとともに、上記2本の走査信号線の他方に接続されたトランジスタが上記2つの画素電極の他方に電気的に接続され、かつ上記各トランジスタが、上記2本のデータ信号線のいずれかである同一のデータ信号線に電気的に接続されている。なお、1つの画素行に対応する2本の走査信号線は、該画素行の両側に配されているか、あるいは画素行の両端部に重なるように配されている。また、列方向に隣り合う2つの画素領域の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とが異なっている。さらに、1つの画素に2つの画素電極が列方向に並べられ、同一画素行に含まれる、互いに斜め向かいとなる2つの画素電極の一方に電気的に接続されるトランジスタと、他方に電気的に接続されるトランジスタとが同一の走査信号線に接続されている。
[0012]
 例えば、画素101・105が行方向に並べられるともに、画素101~104が列方向に並べられ、1つの画素列をなす画素101~104に対応して2本のデータ信号線15x・15yが設けられるとともに、1つの画素行をなす画素101・105に対応して、2本の走査信号線16a・16bがこの画素行の両側に設けられる。
[0013]
 ここで、画素101には、容量Cabを介して接続された2つの画素電極17a・17bが列方向に並べられ、走査信号線16aに接続されたトランジスタ12aのドレイン電極が画素電極17aに電気的に接続されるとともに、走査信号線16bに接続されたトランジスタ12bのドレイン電極が画素電極17bに電気的に接続され、かつトランジスタ12a・12bそれぞれのソース電極が、同一のデータ信号線15xに電気的に接続されている。なお、画素電極17aと共通電極(対向電極)comとの間に液晶容量Claが形成されるとともに、画素電極17bと共通電極(対向電極)comとの間に液晶容量Clbが形成される。
[0014]
 また、画素101と列方向に隣り合う画素102には、容量Ccdを介して接続された2つの画素電極17c・17dが列方向に並べられ、走査信号線16cに接続されたトランジスタ12cのドレイン電極が画素電極17cに電気的に接続されるとともに、走査信号線16dに接続されたトランジスタ12dのドレイン電極が画素電極17dに電気的に接続され、かつトランジスタ12c・12dそれぞれのソース電極が、同一のデータ信号線15yに電気的に接続されている。なお、画素電極17cと共通電極(対向電極)comとの間に液晶容量Clcが形成されるとともに、画素電極17dと共通電極(対向電極)comとの間に液晶容量Cldが形成される。
[0015]
 また、画素103には、容量Cefを介して接続された2つの画素電極17e・17fが列方向に並べられ、走査信号線16eに接続されたトランジスタ12eのドレイン電極が画素電極17eに電気的に接続されるとともに、走査信号線16fに接続されたトランジスタ12fのドレイン電極が画素電極17fに電気的に接続され、かつトランジスタ12e・12fそれぞれのソース電極が、同一のデータ信号線15xに電気的に接続されている。
[0016]
 また、画素104には、容量Cghを介して接続された2つの画素電極17g・17hが列方向に並べられ、走査信号線16gに接続されたトランジスタ12gのドレイン電極が画素電極17gに電気的に接続されるとともに、走査信号線16hに接続されたトランジスタ12hのドレイン電極が画素電極17hに電気的に接続され、かつトランジスタ12g・12hそれぞれのソース電極が、同一のデータ信号線15yに電気的に接続されている。
[0017]
 また、画素101と行方向に隣り合う画素105には、容量CABを介して接続された2つの画素電極17A・17Bが列方向に並べられ、走査信号線16aに接続されるトランジスタ12Aのドレイン電極が、画素電極17aの斜め向かいとなる画素電極17Bに接続され、走査信号線16bに接続されるトランジスタ12Bのドレイン電極が、画素電極17bの斜め向かいとなる画素電極17Aに接続され、トランジスタ12A・12Bそれぞれのソース電極が、同一のデータ信号線15Xに電気的に接続されている。なお、画素電極17Aと共通電極(対向電極)comとの間に液晶容量ClAが形成されるとともに、画素電極17Bと共通電極(対向電極)comとの間に液晶容量ClBが形成される。
[0018]
 また、画素102と行方向に隣り合う画素106には、容量CCDを介して接続された2つの画素電極17C・17Dが列方向に並べられ、走査信号線16cに接続されるトランジスタ12Cのドレイン電極が、画素電極17cの斜め向かいとなる画素電極17Dに接続され、走査信号線16dに接続されるトランジスタ12Dのドレイン電極が、画素電極17dの斜め向かいとなる画素電極17Cに接続され、トランジスタ12C・12Dそれぞれのソース電極が、同一のデータ信号線15Yに電気的に接続されている。なお、画素電極17Cと共通電極(対向電極)comとの間に液晶容量ClCが形成されるとともに、画素電極17Dと共通電極(対向電極)comとの間に液晶容量ClDが形成される。
[0019]
 また、画素103と行方向に隣り合う画素107には、容量CEFを介して接続された2つの画素電極17E・17Fが列方向に並べられ、走査信号線16eに接続されるトランジスタ12Eのドレイン電極が、画素電極17eの斜め向かいとなる画素電極17Fに接続され、走査信号線16fに接続されるトランジスタ12Fのドレイン電極が、画素電極17fの斜め向かいとなる画素電極17Eに接続され、トランジスタ12E・12Fそれぞれのソース電極が、同一のデータ信号線15Xに電気的に接続されている。なお、画素電極17Eと共通電極(対向電極)comとの間に液晶容量ClEが形成されるとともに、画素電極17Fと共通電極(対向電極)comとの間に液晶容量ClFが形成される。
[0020]
 また、画素104と行方向に隣り合う画素108には、容量CGHを介して接続された2つの画素電極17G・17Hが列方向に並べられ、走査信号線16gに接続されるトランジスタ12Gのドレイン電極が、画素電極17gの斜め向かいとなる画素電極17Hに接続され、走査信号線16hに接続されるトランジスタ12Hのドレイン電極が、画素電極17hの斜め向かいとなる画素電極17Gに接続され、トランジスタ12G・12Hそれぞれのソース電極が、同一のデータ信号線15Yに電気的に接続されている。なお、画素電極17Gと共通電極(対向電極)comとの間に液晶容量ClGが形成されるとともに、画素電極17Hと共通電極(対向電極)comとの間に液晶容量ClHが形成される。
[0021]
 図2は液晶パネル5aの駆動方法を示すタイミングチャートである。図中、15x・15y・15X・15Yは、データ信号線15x・15y・15X・15Yに供給されるデータ信号を示し、shはプリチャージ期間を規定する信号を示し、16a~16hは走査信号線16a~16hに供給される信号(アクティブHigh)を示し、17a~17d・17A・17Bは、画素電極17a~17d・17A・17Bの電位を示している。また、図3・4は、図2のF1(第1フレーム)での駆動を、図5・6は、図2のF2(第2フレーム)での駆動を、図7・8は、図2のF3(第3フレーム)での駆動を、図9・10は、図2のF4(第4フレーム)での駆動を説明している。図3等では選択される走査信号線に☆マークを付している。
[0022]
 図2の駆動方法においては、奇数番目のフレームで、隣り合う2つの画素行の一方に対応する2本の走査信号線の一方と、該2つの画素行の他方に対応する2本の走査信号線の一方とが同時選択されることで、該2つの画素行に同時にデータ信号が書き込まれ、偶数番目のフレームで、上記隣り合う2つの画素行の一方に対応する2本の走査信号線の他方と、該2つの画素行の他方に対応する2本の走査信号線の他方とが同時選択されることで、該2つの画素行に同時にデータ信号が書き込まれる。この場合、副画素の明・暗が1フレームごとに入れ替わる。
[0023]
 例えば、F1・F3では、画素101・105を含む画素行に対応する2本の走査信号線の一方である16aと、画素102・106を含む画素行に対応する2本の走査信号線の一方である16cとが同時選択されることで、画素101・105を含む画素行と画素102・106を含む画素行とに同時にデータ信号が書き込まれ、F2・F4では、画素101・105を含む画素行に対応する2本の走査信号線の他方である16bと、画素102・106を含む画素行に対応する2本の走査信号線の他方である16dとが同時選択されることで、画素101・105を含む画素行と画素102・106を含む画素行とに同時にデータ信号が書き込まれる。
[0024]
 また、列方向に隣り合う2つの画素の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該2つの画素の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とに、互いに逆極性のデータ信号が供給される。
[0025]
 例えばF1では、画素101に含まれる各画素電極(17a・17b)にトランジスタ(12a・12b)を介して接続されるデータ信号線15xに、プラス極性のデータ信号が供給される一方、画素101と列方向に隣り合う画素102に含まれる各画素電極(17c・17d)にトランジスタ(12c・12d)を介して接続されるデータ信号線15yに、マイナス極性のデータ信号が供給される。
[0026]
 また、行方向に隣り合う2つの画素の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該2つの画素の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とに、逆極性のデータ信号が供給される。
[0027]
 例えば、画素101に含まれる各画素電極(17a・17b)にトランジスタ(12a・12b)を介して接続されるデータ信号線15xに、プラス極性のデータ信号が供給される一方、画素101と行方向に隣り合う画素105に含まれる各画素電極(17A・17B)にトランジスタ(12A・12B)を介して接続されるデータ信号線15Xに、マイナス極性のデータ信号が供給される。
[0028]
 また、同一のデータ信号線に供給されるデータ信号の極性が2フレームごとに反転する。すなわち、画素の極性が2フレームごとに反転する。
[0029]
 例えば、F1・F2では、データ信号線15x・15Yにプラス極性のデータ信号を供給するとともに、データ信号線15y・15Xにマイナス極性のデータ信号を供給する一方、F3・F4では、データ信号線15x・15Yにマイナス極性のデータ信号を供給するとともに、データ信号線15y・15Xにプラス極性のデータ信号を供給する。
[0030]
 さらに、各水平走査期間に、データ信号線に一定電位(ここでは、共通電極電位VC)が供給されるプリチャージ期間が設けられ、同時選択中のプリチャージ期間に、(同時書き込みを行う)上記2つの画素領域行に対応する4本の走査信号線のうち同時選択されていない各走査信号線がON・OFFされる。
[0031]
 例えば、図1~3に示すように、F1のn番目の水平走査期間では、走査信号線16a・16cの同時選択中のプリチャージ期間に、画素101・105を含む画素行および画素102・106を含む画素行に対応する4本の走査信号線(16a・16b・16c・16d)のうち同時選択されていない各走査信号線(16b・16d)がON・OFFされる(アクティブ化された後に非アクティブとされる)。これにより、トランジスタを介して走査信号線16bに接続された画素電極17b・17Aと、トランジスタを介して走査信号線16dに接続された画素電極17d・17Cとがディスチャージされる。
[0032]
 そして、該プリチャージ期間の後に、トランジスタを介して走査信号線16aに接続される画素電極17a・17Bと、トランジスタを介して走査信号線16cに接続される画素電極17c・17Dとにデータ信号が書き込まれる。
[0033]
 これにより、画素101では、画素電極17aを含む副画素がプラス極性の明副画素(M+)、画素電極17bを含む副画素がプラス極性の暗副画素(K+)となり、画素105では、画素電極17Aを含む副画素がマイナス極性の暗副画素(K-)、画素電極17Bを含む副画素がマイナス極性の明副画素(M-)となり、画素102では、画素電極17cを含む副画素がマイナス極性の明副画素(M-)、画素電極17dを含む副画素がマイナスの暗副画素(K-)となり、画素106では、画素電極17Cを含む副画素がプラス極性の暗副画素(K+)、画素電極17Dを含む副画素がプラス極性の明副画素(M+)となる。
[0034]
 また、図1・2・4に示すように、F1のn+1番目の水平走査期間では、走査信号線16e・16gの同時選択中のプリチャージ期間に、画素103・107を含む画素行および画素104・108を含む画素行に対応する4本の走査信号線(16e・16f・16g・16h)のうち同時選択されていない各走査信号線(16f・16h)がON・OFFされる。これにより、トランジスタを介して走査信号線16fに接続された画素電極17f・17Eと、トランジスタを介して走査信号線16hに接続された画素電極17h・17Gとがディスチャージされる。
[0035]
 そして、該プリチャージ期間の後に、トランジスタを介して走査信号線16eに接続される画素電極17e・17Fと、トランジスタを介して走査信号線16gに接続される画素電極17g・17Hとにデータ信号が書き込まれる。
[0036]
 これにより、画素103では、画素電極17eを含む副画素がプラス極性の明副画素(M+)、画素電極17fを含む副画素がプラス極性の暗副画素(K+)となり、画素107では、画素電極17Eを含む副画素がマイナス極性の暗副画素(K-)、画素電極17Fを含む副画素がマイナス極性の明副画素(M-)となり、画素104では、画素電極17gを含む副画素がマイナス極性の明副画素(M-)、画素電極17hを含む副画素がマイナスの暗副画素(K-)となり、画素108では、画素電極17Gを含む副画素がプラス極性の暗副画素(K+)、画素電極17Hを含む副画素がプラス極性の明副画素(M+)となる。
[0037]
 また、図1・2・5に示すように、F2のn番目の水平走査期間では、走査信号線16b・16dの同時選択中のプリチャージ期間に、画素101・105を含む画素行および画素102・106を含む画素行に対応する4本の走査信号線(16a・16b・16c・16d)のうち同時選択されていない各走査信号線(16a・16c)がON・OFFされる。これにより、トランジスタを介して走査信号線16aに接続された画素電極17a・17Bと、トランジスタを介して走査信号線16cに接続された画素電極17c・17Dとがディスチャージされる。
[0038]
 そして、該プリチャージ期間の後に、トランジスタを介して走査信号線16bに接続される画素電極17b・17Aと、トランジスタを介して走査信号線16dに接続される画素電極17d・17Cとにデータ信号が書き込まれる。
[0039]
 これにより、画素101では、画素電極17aを含む副画素がプラス極性の暗副画素(K+)、画素電極17bを含む副画素がプラス極性の明副画素(M+)となり、画素105では、画素電極17Aを含む副画素がマイナス極性の明副画素(M-)、画素電極17Bを含む副画素がマイナス極性の暗副画素(K-)となり、画素102では、画素電極17cを含む副画素がマイナスの暗副画素(K-)、画素電極17dを含む副画素がマイナス極性の明副画素(M-)となり、画素106では、画素電極17Cを含む副画素がプラス極性の明副画素(M+)、画素電極17Dを含む副画素がプラス極性の暗副画素(K+)となる。
[0040]
 また、図1・2・6に示すように、F2のn+1番目の水平走査期間では、走査信号線16f・16hの同時選択中のプリチャージ期間に、画素103・107を含む画素行および画素104・108を含む画素行に対応する4本の走査信号線(16e・16f・16g・16h)のうち同時選択されていない各走査信号線(16e・16g)がON・OFFされる。これにより、トランジスタを介して走査信号線16eに接続された画素電極17e・17Fと、トランジスタを介して走査信号線16gに接続された画素電極17g・17Hとがディスチャージされる。
[0041]
 そして、該プリチャージ期間の後に、トランジスタを介して走査信号線16fに接続される画素電極17f・17Eと、トランジスタを介して走査信号線16hに接続される画素電極17h・17Gとにデータ信号が書き込まれる。
[0042]
 これにより、画素103では、画素電極17eを含む副画素がプラス極性の暗副画素(K+)、画素電極17fを含む副画素がプラス極性の明副画素(M+)となり、画素107では、画素電極17Eを含む副画素がマイナス極性の明副画素(M-)、画素電極17Fを含む副画素がマイナス極性の暗副画素(K-)となり、画素104では、画素電極17gを含む副画素がマイナスの暗副画素(K-)、画素電極17hを含む副画素がマイナス極性の明副画素(M-)となり、画素108では、画素電極17Gを含む副画素がプラス極性の明副画素(M+)、画素電極17Hを含む副画素がプラス極性の暗副画素(K+)となる。
[0043]
 またF3・F4では、各データ信号線に供給されるデータ信号の極性が反転し、F1・F2と同様の走査が行われる(図7~10参照)。
[0044]
 液晶パネル5aを備えた液晶表示装置は、容量結合型の画素分割方式であり、また、2つの画素行に同時に書き込みを行うことができるため、視野角特性が良好であるとともに、画素充電時間を維持しつつ、書き換え周波数60Hz以上の高速駆動(例えば、倍速駆動)を行うことができる。
[0045]
 そして、画素内の2つの画素電極それぞれがトランジスタを介してデータ信号線に接続されている(すなわち、電気的にフローティングとならない)ことから、容量結合型の画素分割方式で問題となっていた画素の焼き付等を抑制することができる。また、1つの副画素を明副画素にしたり暗副画素にしたりすることができるため、1つの副画素が明副画素あるいは暗副画素に固定される液晶表示装置と比較して視野角特性を高めることができる。例えばMVAの液晶表示装置では、時間的にみて1副画素あたり4×2(明・暗)ドメインを形成することができる。また、各フレームにおいて、1画素に含まれる2つの画素電極の一方(明副画素に対応する画素電極)にデータ信号を書き込む前に他方(暗副画素に対応する画素電極)をディスチャージしているため、明・暗副画素の輝度を(1フレーム前にこの他方の画素電極に書き込まれたデータ信号に左右されることなく)適正に制御することができる。
[0046]
 さらに、各フレームでは、行方向および列方向それぞれについて、明副画素と暗副画素とが交互に並ぶ(明・暗副画素が市松配置される)ため、ざらつき感の少ない自然な表示が可能となる。また、同一データ信号線に供給されるデータ信号の極性が2垂直期間同一であるため、データ信号の極性が1水平走査期間で反転するような場合と比較してソースドライバの消費電力を抑えることができる。なお、各フレームで書き込まれるデータ信号の極性分布はドット反転状となるため、画面のチラツキも抑制することができる。また、各水平走査期間にプリチャージ期間を設けているため、過去フレームの階調による(例えば、256階調表示で0階調→100階調に遷移する場合と100階調→100階調に遷移する場合の)充電率の波形や到達値のばらつきを小さくすることができる。
[0047]
 また、図2の駆動方法おいては、奇数番目のフレームでは、2つの画素領域行の一方に対応する2本の走査信号線のうち1本と、他方に対応する2本の走査信号線のうち1本とが同時選択され、偶数番目のフレームでは、上記2つの画素領域行の一方に対応する2本の走査信号線のうち残る1本と、他方に対応する2本の走査信号線のうち残る1本とが同時選択され、かつ同一データ信号線に供給されるデータ信号の極性が1フレームごとに反転するが、これに限定されない。例えば、図11に示すように、連続する2フレームそれぞれでは、2つの画素領域行の一方に対応する2本の走査信号線のうち1本と、他方に対応する2本の走査信号線のうち1本とを同時選択し、上記2フレームに続く連続する2フレームそれぞれでは、上記2つの画素領域行の一方に対応する2本の走査信号線のうち残る1本と、他方に対応する2本の走査信号線のうち残る1本とを同時選択し、かつ同一データ信号線に供給するデータ信号の極性を2フレームごとに反転させてもよい。この場合、1つの副画素では、2フレームごとに明・暗が入れ替わり、1フレームごとに極性が反転することになる。
[0048]
 また、図2・11の駆動方法では、同時選択中のプリチャージ期間に、(同時書き込みを行う)上記2つの画素領域行に対応する4本の走査信号線のうち同時選択されていない各走査信号線がON・OFFされるが、これに限定されない。例えば、図12に示すように、同時選択が開始されるまでのプリチャージ期間に、(同時書き込みを行う)上記2つの画素領域行に対応する4本の走査信号線それぞれを同期してON・OFFしてもよい。この場合、同時選択の1/2~1/5垂直走査期間前に、上記4本の走査信号線それぞれを同期してON・OFFすることもできる。こうすれば、上記2つの画素領域行には1/2~1/5垂直走査期間だけ黒表示がなされるため、いわゆる黒挿入の効果が得られ、動画等での尾引き感を抑えることができる。
[0049]
 図13は、図1に示す液晶パネル5aの一部の構成例を示す平面図である。図13に示すように、液晶パネル5aには、行方向に延伸する走査信号線16a~16dがこの順に配されるとともに、列方向に延伸するデータ信号線15x・15y・15X・15Yがこの順に配され、平面的に視ると、走査信号線16a・16bおよびデータ信号線15x・15yで画される領域に画素電極17a・17bが列方向に並べられるとともに、走査信号線16a・16bおよびデータ信号線15X・15Yで画される領域に画素電極17A・17Bが列方向に並べられ、かつ走査信号線16c・16dおよびデータ信号線15x・15yで画される領域に画素電極17c・17dが列方向に並べられるとともに、走査信号線16c・16dおよびデータ信号線15X・15Yで画される領域に画素電極17C・17Dが列方向に並べられている。また、走査信号線16a・16b間に保持容量配線18pが配されるとともに、走査信号線16c・16d間に保持容量配線18qが配されている。
[0050]
 なお、走査信号線16aはトランジスタ12a・12Aのゲート電極として、走査信号線16bはトランジスタ12b・12Bのゲート電極として、走査信号線16cはトランジスタ12c・12Cのゲート電極として、走査信号線16dはトランジスタ12d・12Dのゲート電極として機能する。また、トランジスタ12a・12bのソース電極はデータ信号線15xに接続されるとともに、トランジスタ12c・12dのソース電極はデータ信号線15yに接続され、トランジスタ12A・12Bのソース電極はデータ信号線15Xに接続されるとともに、トランジスタ12C・12Dのソース電極はデータ信号線15Yに接続されている。
[0051]
 また、トランジスタ12aのドレイン電極9aが容量電極37aに接続され、該容量電極37aと画素電極17aとがコンタクトホール11aを介して接続され、容量電極37aは、ゲート絶縁膜を介して保持容量配線18pに重なる部分と、層間絶縁膜を介して画素電極17bと重なる部分とを有している。なお、ドレイン電極9aと容量電極37aの境界は走査信号線16aのエッジ上とする。一方、トランジスタ12bのドレイン電極9bが容量電極37bに接続され、容量電極37bと画素電極17bとがコンタクトホール11bを介して接続され、容量電極37bは、ゲート絶縁膜を介して保持容量配線18pに重なる部分と、層間絶縁膜を介して画素電極17aに重なる部分とを有している。なお、ドレイン電極9bと容量電極37bの境界は走査信号線16bのエッジ上とする。
[0052]
 ここでは、容量電極37aおよび画素電極17bの重なり部分と、容量電極37bおよび画素電極17aの重なり部分とに、結合容量Cab(図1参照)が形成され、容量電極37aおよび保持容量配線18pの重なり部分に、保持容量Cha(図1参照)の大半が形成され、容量電極37bおよび保持容量配線18pの重なり部分に、保持容量Chb(図1参照)の大半が形成されている。このように、容量電極37aおよび画素電極17bの重なり部分に形成される容量と、容量電極37bおよび画素電極17aの重なり部分に形成される容量とが並列に接続された構成とすることで結合容量Cabの値を大きくすることができる。
[0053]
 また、容量電極37aおよび容量電極37bは、画素中央を中心として互いに点対称となるようにレイアウトされ、ドレイン電極9a・9bも、それぞれの面積が等しくなるようにレイアウトされている。したがって、画素電極17aを含む副画素が明副画素で画素電極17bを含む副画素が暗副画素となるフレームと、画素電極17aを含む副画素が暗副画素で画素電極17bを含む副画素が明副画素となるフレームとで同一の表示が可能となる。
[0054]
 また、トランジスタ12Aのドレイン電極9Aが容量電極37Aに接続され、該容量電極37Aと画素電極17Bとがコンタクトホール11Aを介して接続され、容量電極37Aは、ゲート絶縁膜を介して保持容量配線18pに重なる部分と、層間絶縁膜を介して画素電極17Aと重なる部分とを有している。なお、ドレイン電極9Aと容量電極37Aの境界は走査信号線16aのエッジ上とする。一方、トランジスタ12Bのドレイン電極9Bが容量電極37Bに接続され、容量電極37Bと画素電極17Aとがコンタクトホール11Bを介して接続され、容量電極37Bは、ゲート絶縁膜を介して保持容量配線18pに重なる部分と、層間絶縁膜を介して画素電極17Bに重なる部分とを有している。なお、ドレイン電極9Bと容量電極37Bの境界は走査信号線16bのエッジ上とする。
[0055]
 ここでは、容量電極37Aおよび画素電極17Aの重なり部分と、容量電極37Bおよび画素電極17Bの重なり部分とに、結合容量CAB(図1参照)が形成され、容量電極37Bおよび保持容量配線18pの重なり部分に、保持容量ChA(図1参照)の大半が形成され、容量電極37Aおよび保持容量配線18pの重なり部分に、保持容量ChB(図1参照)の大半が形成されている。このように、容量電極37Aおよび画素電極17Aの重なり部分に形成される容量と、容量電極37Bおよび画素電極17Bの重なり部分に形成される容量とが並列に接続された構成とすることで結合容量CABの値を大きくすることができる。
[0056]
 また、容量電極37Aおよび容量電極37Bは、画素中央を中心として互いに点対称となるようにレイアウトされ、ドレイン電極9A・9Bも、それぞれの面積が等しくなるようにレイアウトされている。したがって、画素電極17Aを含む副画素が明副画素で画素電極17Bを含む副画素が暗副画素となるフレームと、画素電極17Aを含む副画素が暗副画素で画素電極17Bを含む副画素が明副画素となるフレームとで同一の表示が可能となる。
[0057]
 図14は図13のA-B断面図である。同図に示すように、液晶パネル5aは、アクティブマトリクス基板3と、これに対向するカラーフィルタ基板30と、両基板(3・30)間に配される液晶層40とを備える。
[0058]
 アクティブマトリクス基板3では、ガラス基板31上に走査信号線16a・16bおよび保持容量配線18pが形成され、これらを覆うようにゲート絶縁膜22が形成されている。ゲート絶縁膜22上には、半導体層24(i層およびn+層)、n+層に接するソース電極8a、ドレイン電極9a・9b、および容量電極37aが形成され、これらを覆うように層間絶縁膜51が形成されている。層間絶縁膜51上には画素電極17a・17bが形成され、さらに、これら(画素電極17a・17b)を覆うように配向膜(図示せず)が形成されている。ここで、コンタクトホール11aでは、層間絶縁膜51が刳り貫かれ、これによって、画素電極17aと容量電極37aとが接続される。また、容量電極37aの先端部は層間絶縁膜51を介して画素電極17bと重なっており、これによって、結合容量Cab(図1参照)の一部が形成される。また、容量電極37aの先端部はゲート絶縁膜22を介して保持容量配線18pと重なっており、これによって、保持容量Cha(図1参照)の一部が形成されている。
[0059]
 一方、カラーフィルタ基板30では、ガラス基板32上にブラックマトリクス13および着色層14が形成され、その上層に共通電極(com)28が形成され、さらにこれを覆うように配向膜(図示せず)が形成されている。
[0060]
 以下に、本液晶パネルの製造方法について説明する。液晶パネルの製造方法には、アクティブマトリクス基板製造工程と、カラーフィルタ基板製造工程と、両基板を貼り合わせて液晶を充填する組み立て工程とが含まれる。
[0061]
 まず、ガラス、プラスチックなどの基板上に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜(厚さ1000Å~3000Å)をスパッタリング法により成膜し、その後、フォトリソグラフィー技術(Photo Engraving Process、以下、「PEP技術」と称し、これにはエッチング工程が含まれるものとする)によりパターニングを行い、走査信号線(各トランジスタのゲート電極)および保持容量配線を形成する。
[0062]
 次いで、走査信号線が形成された基板全体に、CVD(Chemical Vapor Deposition)法により窒化シリコンや酸化シリコンなどの無機絶縁膜(厚さ3000Å~5000Å程度)を成膜し、フォトレジストの除去を行い、ゲート絶縁膜を形成する。
[0063]
 続いて、ゲート絶縁膜上(基板全体)に、CVD法により真性アモルファスシリコン膜(厚さ1000Å~3000Å)と、リンがドープされたn+アモルファスシリコン膜(厚さ400Å~700Å)とを連続して成膜し、その後、PEP技術によってパターニングを行い、フォトレジストを除去することにより、ゲート電極上に、真性アモルファスシリコン層とn+アモルファスシリコン層とからなるシリコン積層体を島状に形成する。
[0064]
 続いて、シリコン積層体が形成された基板全体に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜(厚さ1000Å~3000Å)をスパッタリング法により成膜し、その後、PEP技術によりパターニングを行い、データ信号線、トランジスタのソース電極・ドレイン電極、および容量電極を形成する(メタル層の形成)。ここでは必要に応じてレジストを除去する。
[0065]
 さらに、上記メタル配線形成時のフォトレジスト、またはソース電極およびドレイン電極をマスクとして、シリコン積層体を構成するn+アモルファスシリコン層をエッチング除去し、フォトレジストを除去することにより、トランジスタのチャネルを形成する。ここで、半導体層は、上記のようにアモルファスシリコン膜により形成させてもよいが、ポリシリコン膜を成膜させてもよく、また、アモルファスシリコン膜およびポリシリコン膜にレーザアニール処理を行って結晶性を向上させてもよい。これにより、半導体層内の電子の移動速度が速くなり、トランジスタ(TFT)の特性を向上させることができる。
[0066]
 次いで、データ信号線などが形成された基板全体に層間絶縁膜を形成する。具体的には、SiH ガスとNH ガスとN ガスとの混合ガスを用い、基板全面を覆うように、厚さ約3000ÅのSiNxからなる無機絶縁膜(パッシベーション膜)をCVDにて形成する。
[0067]
 その後、PEP技術により、層間絶縁膜をエッチング除去してコンタクトホールを形成する。
[0068]
 続いて、コンタクトホールが形成された層間絶縁膜上の基板全体に、ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)、酸化亜鉛、酸化スズなどからなる透明導電膜(厚さ1000Å~2000Å)をスパッタリング法により成膜し、その後、PEP技術によりパターニングを行い、レジストを除去して各画素電極を形成する。
[0069]
 最後に、画素電極上の基板全体に、ポリイミド樹脂を厚さ500Å~1000Åで印刷し、その後、焼成して、回転布にて一方向にラビング処理を行って、配向膜を形成する。以上のようにして、アクティブマトリクス基板製造される。
[0070]
 以下に、カラーフィルタ基板製造工程について説明する。
[0071]
 まず、ガラス、プラスチックなどの基板上(基板全体)に、クロム薄膜、または黒色顔料を含有する樹脂を成膜した後にPEP技術によってパターニングを行い、ブラックマトリクスを形成する。次いで、ブラックマトリクスの間隙に、顔料分散法などを用いて、赤、緑および青のカラーフィルタ層(厚さ2μm程度)をパターン形成する。
[0072]
 続いて、カラーフィルタ層上の基板全体に、ITO、IZO、酸化亜鉛、酸化スズなどからなる透明導電膜(厚さ1000Å程度)を成膜し、共通電極(com)を形成する。
[0073]
 最後に、共通電極上の基板全体に、ポリイミド樹脂を厚さ500Å~1000Åで印刷し、その後、焼成して、回転布にて一方向にラビング処理を行って、配向膜を形成する。上記のようにして、カラーフィルタ基板を製造することができる。
[0074]
 以下に、組み立て工程について、説明する。
[0075]
 まず、アクティブマトリクス基板およびカラーフィルタ基板の一方に、スクリーン印刷により、熱硬化性エポキシ樹脂などからなるシール材料を液晶注入口の部分を欠いた枠状パターンに塗布し、他方の基板に液晶層の厚さに相当する直径を持ち、プラスチックまたはシリカからなる球状のスペーサーを散布する。なお、スペーサーを散布する代わりに、PEP技術によりCF基板のBM上あるいはアクティブマトリクス基板のメタル配線上にスペーサーを形成してもよい。
[0076]
 次いで、アクティブマトリクス基板とカラーフィルタ基板とを貼り合わせ、シール材料を硬化させる。
[0077]
 最後に、アクティブマトリクス基板およびカラーフィルタ基板並びにシール材料で囲まれる空間に、減圧法により液晶材料を注入した後、液晶注入口にUV硬化樹脂を塗布し、UV照射によって液晶材料を封止することで液晶層を形成する。以上のようにして、液晶パネルが製造される。
[0078]
 なお、MVA(マルチドメインバーティカルアライメント)方式の液晶パネルでは、例えば、アクティブマトリクス基板の各画素電極に配向規制用のスリットが設けられるとともに、カラーフィルタ基板に配向規制用のリブ(線状突起)が設けられる。なお、リブの代わりに、カラーフィルタ基板の共通電極に配向規制用のスリットを設けることもできる。
[0079]
 なお、アクティブマトリクス基板の層間絶縁膜(チャネル保護膜)を、図15に示すように、無機絶縁膜25と有機絶縁膜26とで構成してもよい。こうすれば、各種寄生容量の低減や配線同士の短絡防止の効果が得られる。なお、この有機絶縁膜26については、容量電極37aおよび画素電極17bと重畳する部分を、図15のように刳り貫くかあるいは周囲よりも薄く形成することが好ましい。こうすれば、結合容量Cab(図1参照)の容量値を大きくすることができる。このように層間絶縁膜を厚く形成する場合には、図16のように各画素電極のエッジ領域をデータ信号線および走査信号線に重ねて開口率を高めることもできる。さらに、図16の構成においては、互いに隣り合う2本のデータ信号線であって、かつそれぞれが別々の画素領域列に対応して設けられたものの間隙(データ信号線と同層)あるいは間隙上(画素電極と同層)に、データ信号とは別の信号が供給される間在配線を設けてもよい。例えば、図17に示すように、データ信号線15y・15Xの間隙に間在配線66を設ける(図17の断面図である図18参照)。こうすれば、例えば、データ信号線15Xと画素電極17aのクロストーク、およびデータ信号線15yと画素電極17Aのクロストークを低減することができる。
[0080]
 図19は本液晶パネル5bの構成を示す回路図である。液晶パネル5bと液晶パネル5
a(図1参照)との違いは、同一画素行内で行方向に隣り合う2つの画素電極の一方に電気的に接続されるトランジスタと、他方に電気的に接続されるトランジスタとが同一の走査信号線に接続されている点である。
[0081]
 例えば、画素101と行方向に隣り合う画素105には、容量CABを介して接続された2つの画素電極17A・17Bが列方向に並べられ、走査信号線16aに接続されるトランジスタ12Aのドレイン電極が、画素電極17aと行方向に隣り合う画素電極17Aに接続され、走査信号線16bに接続されるトランジスタ12Bのドレイン電極が、画素電極17bと行方向に隣り合う画素電極17Bに接続され、トランジスタ12A・12Bそれぞれのソース電極が、同一のデータ信号線15Xに電気的に接続されている。
[0082]
 また、画素102と行方向に隣り合う画素106には、容量CCDを介して接続された2つの画素電極17C・17Dが列方向に並べられ、走査信号線16cに接続されるトランジスタ12Cのドレイン電極が、画素電極17cと行方向に隣り合う画素電極17Cに接続され、走査信号線16dに接続されるトランジスタ12Dのドレイン電極が、画素電極17dと行方向に隣り合う画素電極17Dに接続され、トランジスタ12C・12Dそれぞれのソース電極が、同一のデータ信号線15Yに電気的に接続されている。
[0083]
 図20は液晶パネル5bの駆動方法を示すタイミングチャートである。図中、15x・15y・15X・15Yは、データ信号線15x・15y・15X・15Yに供給されるデータ信号を示し、shはプリチャージ期間を規定する信号を示し、16a~16hは走査信号線16a~16hに供給される信号(アクティブHigh)を示し、17a~17d・17A・17Bは、画素電極17a~17d・17A・17Bの電位を示している。液晶パネル5bを駆動したときには、同一画素行内で行方向に隣り合う2つの画素電極の一方を含む副画素と他方を含む副画素とがともに明副画素あるいはともに暗副画素となり、それ以外は液晶パネル5aを駆動したときと同様である。
[0084]
 図21は、図17に示す液晶パネル5bの一具体例を示す平面図である。図21における、各データ信号線、各走査信号線および各保持容量配線並びに各トランジスタの構成は図13におけるそれらの構成と同一である。そして、トランジスタ12aのドレイン電極9aが容量電極37aに接続され、該容量電極37aと画素電極17aとがコンタクトホール11aを介して接続され、容量電極37aは、ゲート絶縁膜を介して保持容量配線18pに重なる部分と、層間絶縁膜を介して画素電極17bと重なる部分とを有している。なお、ドレイン電極9aと容量電極37aの境界は走査信号線16aのエッジ上とする。一方、トランジスタ12bのドレイン電極9bが容量電極37bに接続され、容量電極37bと画素電極17bがコンタクトホール11bを介して接続され、容量電極37bは、ゲート絶縁膜を介して保持容量配線18pに重なる部分と、層間絶縁膜を介して画素電極17aに重なる部分とを有している。なお、ドレイン電極9bと容量電極37bの境界は走査信号線16bのエッジ上とする。また、容量電極37aおよび容量電極37bは、画素中央を中心として互いに点対称となるようにレイアウトされ、ドレイン電極9a・9bも、それぞれの面積が等しくなるようにレイアウトされている。
[0085]
 また、トランジスタ12Aのドレイン電極9Aが容量電極37Aに接続され、該容量電極37Aと画素電極17Aとがコンタクトホール11Aを介して接続され、容量電極37Aは、ゲート絶縁膜を介して保持容量配線18pに重なる部分と、層間絶縁膜を介して画素電極17Bと重なる部分とを有している。なお、ドレイン電極9Aと容量電極37Aの境界は走査信号線16aのエッジ上とする。一方、トランジスタ12Bのドレイン電極9Bが容量電極37Bに接続され、容量電極37Bと画素電極17Bとがコンタクトホール11Bを介して接続され、容量電極37Bは、ゲート絶縁膜を介して保持容量配線18pに重なる部分と、層間絶縁膜を介して画素電極17Aに重なる部分とを有している。なお、ドレイン電極9Bと容量電極37Bの境界は走査信号線16bのエッジ上とする。また、容量電極37Aおよび容量電極37Bは、画素中央を中心として互いに点対称となるようにレイアウトされ、ドレイン電極9A・9Bも、それぞれの面積が等しくなるようにレイアウトされている。
[0086]
 図22は、図19に示す液晶パネル5bの別具体例を示す平面図である。図20における、各データ信号線、各走査信号線および各保持容量配線並びに各トランジスタの構成は図13におけるそれらの構成と同一である。そして、トランジスタ12aのドレイン電極9aがドレイン引き出し電極およびコンタクトホール11aを介して画素電極17aに接続され、コンタクトホール41aを介して画素電極17aに接続される容量電極37aが、ゲート絶縁膜を介して保持容量配線18pに重なる部分と、層間絶縁膜を介して画素電極17bと重なる部分とを有している。また、トランジスタ12bのドレイン電極9bがドレイン引き出し電極およびコンタクトホール11bを介して画素電極17bに接続され、コンタクトホール41bを介して画素電極17bに接続される容量電極37bが、ゲート絶縁膜を介して保持容量配線18pに重なる部分と、層間絶縁膜を介して画素電極17aと重なる部分とを有している。
[0087]
 ここでは、容量電極37aおよび画素電極17bの重なり部分と、容量電極37bおよび画素電極17aの重なり部分とに、結合容量Cab(図19参照)が形成され、容量電極37aおよび保持容量配線18pの重なり部分に、保持容量Cha(図19参照)が形成され、容量電極37bおよび保持容量配線18pの重なり部分に、保持容量Chb(図19参照)が形成されている。このように、容量電極37aおよび画素電極17bの重なり部分に形成される容量と、容量電極37bおよび画素電極17aの重なり部分に形成される容量とが並列に接続された構成とすることで結合容量Cabの値を大きくすることができる。
[0088]
 また、容量電極37aおよび容量電極37bは、画素中央を中心として互いに点対称となるようにレイアウトされ、ドレイン電極9a・9bも、それぞれの面積が等しくなるようにレイアウトされている。したがって、画素電極17aを含む副画素が明副画素で画素電極17bを含む副画素が暗副画素となるフレームと、画素電極17aを含む副画素が暗副画素で画素電極17bを含む副画素が明副画素となるフレームとで同一の表示が可能となる。
[0089]
 また、トランジスタ12Aのドレイン電極9Aがドレイン引き出し電極およびコンタクトホール11Aを介して画素電極17Aに接続され、コンタクトホール41Aを介して画素電極17Aに接続される容量電極37Aが、ゲート絶縁膜を介して保持容量配線18pに重なる部分と、層間絶縁膜を介して画素電極17Bと重なる部分とを有している。また、トランジスタ12Bのドレイン電極9Bがドレイン引き出し電極およびコンタクトホール11Bを介して画素電極17Bに接続され、コンタクトホール41Bを介して画素電極17Bに接続される容量電極37Bが、ゲート絶縁膜を介して保持容量配線18pに重なる部分と、層間絶縁膜を介して画素電極17Aと重なる部分とを有している。
[0090]
 ここでは、容量電極37Aおよび画素電極17Bの重なり部分と、容量電極37Bおよび画素電極17Aの重なり部分とに、結合容量CAB(図19参照)が形成され、容量電極37Aおよび保持容量配線18pの重なり部分に、保持容量ChA(図19参照)が形成され、容量電極37Bおよび保持容量配線18pの重なり部分に、保持容量ChB(図19参照)が形成されている。このように、容量電極37Aおよび画素電極17Bの重なり部分に形成される容量と、容量電極37Bおよび画素電極17Aの重なり部分に形成される容量とが並列に接続された構成とすることで結合容量CABの値を大きくすることができる。
[0091]
 また、容量電極37Aおよび容量電極37Bは、画素中央を中心として互いに点対称となるようにレイアウトされ、ドレイン電極9A・9Bも、それぞれの面積が等しくなるようにレイアウトされている。したがって、画素電極17Aを含む副画素が明副画素で画素電極17Bを含む副画素が暗副画素となるフレームと、画素電極17Aを含む副画素が暗副画素で画素電極17Bを含む副画素が明副画素となるフレームとで同一の表示が可能となる。
[0092]
 〔実施の形態2〕
 実施の形態2では、図1の液晶パネル5aを、図23のように駆動する。図中、15x・15y・15X・15Yは、データ信号線15x・15y・15X・15Yに供給されるデータ信号を示し、shはプリチャージ期間を規定する信号を示し、16a~16hは走査信号線16a~16hに供給される信号(アクティブHigh)を示し、17a~17d・17A・17Bは、画素電極17a~17d・17A・17Bの電位を示している。また、図24・25は、図23のf1(第1フレーム)での駆動を、図26・27は、図23のf2(第2フレーム)での駆動を説明している。
[0093]
 図23の駆動方法においては、各フレームで、隣り合う2つの画素行の一方に対応する2本の走査信号線の一方と、該2つの画素行の他方に対応する2本の走査信号線の一方とが同時選択される(各フレームで同じ2本の走査信号線が選択される)ことで、該2つの画素行に同時にデータ信号が書き込まれる。この場合、副画素の明・暗は入れ替わらない。
[0094]
 また、列方向に隣り合う2つの画素の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該2つの画素の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とに、互いに逆極性のデータ信号が供給される。
[0095]
 例えばf1では、画素101に含まれる各画素電極(17a・17b)にトランジスタ(12a・12b)を介して接続されるデータ信号線15xに、プラス極性のデータ信号が供給される一方、画素101と列方向に隣り合う画素102に含まれる各画素電極(17c・17d)にトランジスタ(12c・12d)を介して接続されるデータ信号線15yに、マイナス極性のデータ信号が供給される。
[0096]
 また、行方向に隣り合う2つの画素の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該2つの画素の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とに、逆極性のデータ信号が供給される。
[0097]
 例えば、画素101に含まれる各画素電極(17a・17b)にトランジスタ(12a・12b)を介して接続されるデータ信号線15xに、プラス極性のデータ信号が供給される一方、画素101と行方向に隣り合う画素105に含まれる各画素電極(17A・17B)にトランジスタ(12A・12B)を介して接続されるデータ信号線15Xに、マイナス極性のデータ信号が供給される。
[0098]
 また、同一のデータ信号線に供給されるデータ信号の極性が1フレームごとに反転する。すなわち、画素の極性が1フレームごとに反転する。
[0099]
 例えば、f1では、データ信号線15x・15Yにプラス極性のデータ信号を供給するとともに、データ信号線15y・15Xにマイナス極性のデータ信号を供給する一方、f2では、データ信号線15x・15Yにマイナス極性のデータ信号を供給するとともに、データ信号線15y・15Xにプラス極性のデータ信号を供給する。
[0100]
 さらに、各水平走査期間に、データ信号線に一定電位(ここでは、共通電極電位VC)が供給されるプリチャージ期間が設けられ、同時選択中のプリチャージ期間に、(同時書き込みを行う)上記2つの画素領域行に対応する4本の走査信号線のうち同時選択されていない各走査信号線がON・OFFされる。
[0101]
 例えば、図22~24に示すように、f1のn番目の水平走査期間では、走査信号線16a・16cの同時選択中のプリチャージ期間に、画素101・105を含む画素行および画素102・106を含む画素行に対応する4本の走査信号線(16a・16b・16c・16d)のうち同時選択されていない各走査信号線(16b・16d)がON・OFFされる(アクティブ化された後に非アクティブとされる)。これにより、トランジスタを介して走査信号線16bに接続された画素電極17b・17Aと、トランジスタを介して走査信号線16dに接続された画素電極17d・17Cとがディスチャージされる。
[0102]
 そして、該プリチャージ期間の後に、トランジスタを介して走査信号線16aに接続される画素電極17a・17Bと、トランジスタを介して走査信号線16cに接続される画素電極17c・17Dとにデータ信号が書き込まれる。
[0103]
 これにより、画素101では、画素電極17aを含む副画素がプラス極性の明副画素(M+)、画素電極17bを含む副画素がプラス極性の暗副画素(K+)となり、画素105では、画素電極17Aを含む副画素がマイナス極性の暗副画素(K-)、画素電極17Bを含む副画素がマイナス極性の明副画素(M-)となり、画素102では、画素電極17cを含む副画素がマイナス極性の明副画素(M-)、画素電極17dを含む副画素がマイナスの暗副画素(K-)となり、画素106では、画素電極17Cを含む副画素がプラス極性の暗副画素(K+)、画素電極17Dを含む副画素がプラス極性の明副画素(M+)となる。
[0104]
 また、図22・23・25に示すように、f1のn+1番目の水平走査期間では、走査信号線16e・16gの同時選択中のプリチャージ期間に、画素103・107を含む画素行および画素104・108を含む画素行に対応する4本の走査信号線(16e・16f・16g・16h)のうち同時選択されていない各走査信号線(16f・16h)がON・OFFされる。これにより、トランジスタを介して走査信号線16fに接続された画素電極17f・17Eと、トランジスタを介して走査信号線16hに接続された画素電極17h・17Gとがディスチャージされる。
[0105]
 そして、該プリチャージ期間の後に、トランジスタを介して走査信号線16eに接続される画素電極17e・17Fと、トランジスタを介して走査信号線16gに接続される画素電極17g・17Hとにデータ信号が書き込まれる。
[0106]
 これにより、画素103では、画素電極17eを含む副画素がプラス極性の明副画素(M+)、画素電極17fを含む副画素がプラス極性の暗副画素(K+)となり、画素107では、画素電極17Eを含む副画素がマイナス極性の暗副画素(K-)、画素電極17Fを含む副画素がマイナス極性の明副画素(M-)となり、画素104では、画素電極17gを含む副画素がマイナス極性の明副画素(M-)、画素電極17hを含む副画素がマイナスの暗副画素(K-)となり、画素108では、画素電極17Gを含む副画素がプラス極性の暗副画素(K+)、画素電極17Hを含む副画素がプラス極性の明副画素(M+)となる。
[0107]
 またf2では、各データ信号線に供給されるデータ信号の極性が反転し、f1と同様の走査が行われる。
[0108]
 すなわち、図22・23・26に示すように、f2のn番目の水平走査期間では、走査信号線16a・16cの同時選択中のプリチャージ期間に、画素101・105を含む画素行および画素102・106を含む画素行に対応する4本の走査信号線(16a・16b・16c・16d)のうち同時選択されていない各走査信号線(16b・16d)がON・OFFされる(アクティブ化された後に非アクティブとされる)。これにより、トランジスタを介して走査信号線16bに接続された画素電極17b・17Aと、トランジスタを介して走査信号線16dに接続された画素電極17d・17Cとがディスチャージされる。
[0109]
 そして、該プリチャージ期間の後に、トランジスタを介して走査信号線16aに接続される画素電極17a・17Bと、トランジスタを介して走査信号線16cに接続される画素電極17c・17Dとにデータ信号が書き込まれる。
[0110]
 また、図22・23・27に示すように、f2のn+1番目の水平走査期間では、走査信号線16e・16gの同時選択中のプリチャージ期間に、画素103・107を含む画素行および画素104・108を含む画素行に対応する4本の走査信号線(16e・16f・16g・16h)のうち同時選択されていない各走査信号線(16f・16h)がON・OFFされる。これにより、トランジスタを介して走査信号線16fに接続された画素電極17f・17Eと、トランジスタを介して走査信号線16hに接続された画素電極17h・17Gとがディスチャージされる。
[0111]
 そして、該プリチャージ期間の後に、トランジスタを介して走査信号線16eに接続される画素電極17e・17Fと、トランジスタを介して走査信号線16gに接続される画素電極17g・17Hとにデータ信号が書き込まれる。
[0112]
 実施の形態2でも、画素内の2つの画素電極それぞれがトランジスタを介してデータ信号線に接続されている(すなわち、電気的にフローティングとならない)ことから、容量結合型の画素分割方式で問題となっていた画素の焼き付等を抑制することができる。
[0113]
 また、各フレームでは、行方向および列方向それぞれについて、明副画素と暗副画素とが交互に並ぶ(明・暗副画素が市松配置される)ため、ざらつき感の少ない自然な表示が可能となる。また、同一データ信号線に供給されるデータ信号の極性が2垂直期間同一であるため、データ信号の極性が1水平走査期間で反転するような場合と比較してソースドライバの消費電力を抑えることができる。なお、各フレームで書き込まれるデータ信号の極性分布はドット反転状となるため、画面のチラツキも抑制することができる。また、各水平走査期間にプリチャージ期間を設けているため、過去フレームの階調による(例えば、256階調表示で0階調→100階調に遷移する場合と100階調→100階調に遷移する場合の)充電率の波形や到達値のばらつきを小さくすることができる。
[0114]
 図23の駆動方法では、同時選択中のプリチャージ期間に、(同時書き込みを行う)上記2つの画素領域行に対応する4本の走査信号線のうち同時選択されていない各走査信号線がON・OFFされるが、これに限定されない。例えば、図44に示すように、同時選択が開始されるまでのプリチャージ期間に、(同時書き込みを行う)上記2つの画素領域行に対応する4本の走査信号線それぞれを同期してON・OFFしてもよい。この場合、同時選択の1/2~1/5垂直走査期間前に、上記4本の走査信号線それぞれを同期してON・OFFすることもできる。こうすれば、上記2つの画素領域行には1/2~1/5垂直走査期間だけ黒表示がなされるため、いわゆる黒挿入の効果が得られ、動画等での尾引き感を抑えることができる。
[0115]
 なお、本実施の形態では、図19の液晶パネル5bを、図28あるいは図45のように駆動することもできる。
[0116]
 〔実施の形態3〕
 実施の形態3で用いる液晶パネル5cの構成を図29に示す。液晶パネル5cと液晶パネル5a(図1参照)の違いは、走査信号線16bに接続されるトランジスタ12b・12Bのソース電極が保持容量配線18pに接続され、走査信号線16dに接続されるトランジスタ12d・12Dのソース電極が保持容量配線18qに接続され、走査信号線16fに接続されるトランジスタ12f・12Fのソース電極が保持容量配線18rに接続され、走査信号線16hに接続されるトランジスタ12h・12Hのソース電極が保持容量配線18sに接続されている点であり、これ以外は同一である。
[0117]
 実施の形態3では、この液晶パネル5cを、図30のように駆動する。図中、15x・15y・15X・15Yは、データ信号線15x・15y・15X・15Yに供給されるデータ信号を示し、shはプリチャージ期間を規定する信号を示し、16a~16hは走査信号線16a~16hに供給される信号(アクティブHigh)を示し、17a~17d・17A・17Bは、画素電極17a~17d・17A・17Bの電位を示している。また、図31・32は、図30のF1(第1フレーム)での駆動を、図33・34は、図30のF2(第2フレーム)での駆動を説明している。
[0118]
 図30の駆動方法においては、各フレームで、隣り合う2つの画素行の一方に対応する2本の走査信号線の一方と、該2つの画素行の他方に対応する2本の走査信号線の一方とが同時選択される(各フレームで同じ2本の走査信号線が選択される)ことで、該2つの画素行に同時にデータ信号が書き込まれる。この場合、副画素の明・暗は入れ替わらない。
[0119]
 また、列方向に隣り合う2つの画素の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該2つの画素の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とに、互いに逆極性のデータ信号が供給される。
[0120]
 例えばF1では、画素101に含まれる各画素電極(17a・17b)にトランジスタ(12a・12b)を介して接続されるデータ信号線15xに、プラス極性のデータ信号が供給される一方、画素101と列方向に隣り合う画素102に含まれる各画素電極(17c・17d)にトランジスタ(12c・12d)を介して接続されるデータ信号線15yに、マイナス極性のデータ信号が供給される。
[0121]
 また、行方向に隣り合う2つの画素の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該2つの画素の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とに、逆極性のデータ信号が供給される。
[0122]
 例えば、画素101に含まれる各画素電極(17a・17b)にトランジスタ(12a・12b)を介して接続されるデータ信号線15xに、プラス極性のデータ信号が供給される一方、画素101と行方向に隣り合う画素105に含まれる各画素電極(17A・17B)にトランジスタ(12A・12B)を介して接続されるデータ信号線15Xに、マイナス極性のデータ信号が供給される。
[0123]
 また、同一のデータ信号線に供給されるデータ信号の極性が1フレームごとに反転する。すなわち、画素の極性が1フレームごとに反転する。
[0124]
 例えば、F1では、データ信号線15x・15Yにプラス極性のデータ信号を供給するとともに、データ信号線15y・15Xにマイナス極性のデータ信号を供給する一方、F2では、データ信号線15x・15Yにマイナス極性のデータ信号を供給するとともに、データ信号線15y・15Xにプラス極性のデータ信号を供給する。
[0125]
 さらに、各水平走査期間に、データ信号線に一定電位(ここでは、共通電極電位VC)が供給されるプリチャージ期間が設けられ、同時選択中のプリチャージ期間に、(同時書き込みを行う)上記2つの画素領域行に対応する4本の走査信号線のうち同時選択されていない各走査信号線がON・OFFされる。
[0126]
 例えば、図29~31に示すように、F1のn番目の水平走査期間では、走査信号線16a・16cの同時選択中のプリチャージ期間に、画素101・105を含む画素行および画素102・106を含む画素行に対応する4本の走査信号線(16a・16b・16c・16d)のうち同時選択されていない各走査信号線(16b・16d)がON・OFFされる(アクティブ化された後に非アクティブとされる)。これにより、トランジスタを介して走査信号線16bに接続された画素電極17b・17Aと、トランジスタを介して走査信号線16dに接続された画素電極17d・17Cとが保持容量配線に接続され、ディスチャージされる。
[0127]
 そして、該プリチャージ期間の後に、トランジスタを介して走査信号線16aに接続される画素電極17a・17Bと、トランジスタを介して走査信号線16cに接続される画素電極17c・17Dとにデータ信号が書き込まれる。
[0128]
 これにより、画素101では、画素電極17aを含む副画素がプラス極性の明副画素(M+)、画素電極17bを含む副画素がプラス極性の暗副画素(K+)となり、画素105では、画素電極17Aを含む副画素がマイナス極性の暗副画素(K-)、画素電極17Bを含む副画素がマイナス極性の明副画素(M-)となり、画素102では、画素電極17cを含む副画素がマイナス極性の明副画素(M-)、画素電極17dを含む副画素がマイナスの暗副画素(K-)となり、画素106では、画素電極17Cを含む副画素がプラス極性の暗副画素(K+)、画素電極17Dを含む副画素がプラス極性の明副画素(M+)となる。
[0129]
 また、図29・30・32に示すように、F1のn+1番目の水平走査期間では、走査信号線16e・16gの同時選択中のプリチャージ期間に、画素103・107を含む画素行および画素104・108を含む画素行に対応する4本の走査信号線(16e・16f・16g・16h)のうち同時選択されていない各走査信号線(16f・16h)がON・OFFされる。これにより、トランジスタを介して走査信号線16fに接続された画素電極17f・17Eと、トランジスタを介して走査信号線16hに接続された画素電極17h・17Gとが保持容量配線に接続され、ディスチャージされる。
[0130]
 そして、該プリチャージ期間の後に、トランジスタを介して走査信号線16eに接続される画素電極17e・17Fと、トランジスタを介して走査信号線16gに接続される画素電極17g・17Hとにデータ信号が書き込まれる。
[0131]
 これにより、画素103では、画素電極17eを含む副画素がプラス極性の明副画素(M+)、画素電極17fを含む副画素がプラス極性の暗副画素(K+)となり、画素107では、画素電極17Eを含む副画素がマイナス極性の暗副画素(K-)、画素電極17Fを含む副画素がマイナス極性の明副画素(M-)となり、画素104では、画素電極17gを含む副画素がマイナス極性の明副画素(M-)、画素電極17hを含む副画素がマイナスの暗副画素(K-)となり、画素108では、画素電極17Gを含む副画素がプラス極性の暗副画素(K+)、画素電極17Hを含む副画素がプラス極性の明副画素(M+)となる。
[0132]
 またF2では、各データ信号線に供給されるデータ信号の極性が反転し、F1と同様の走査が行われる。
[0133]
 すなわち、図29・30・33に示すように、F2のn番目の水平走査期間では、走査信号線16a・16cの同時選択中のプリチャージ期間に、画素101・105を含む画素行および画素102・106を含む画素行に対応する4本の走査信号線(16a・16b・16c・16d)のうち同時選択されていない各走査信号線(16b・16d)がON・OFFされる(アクティブ化された後に非アクティブとされる)。これにより、トランジスタを介して走査信号線16bに接続された画素電極17b・17Aと、トランジスタを介して走査信号線16dに接続された画素電極17d・17Cとが保持容量配線に接続され、ディスチャージされる。
[0134]
 そして、該プリチャージ期間の後に、トランジスタを介して走査信号線16aに接続される画素電極17a・17Bと、トランジスタを介して走査信号線16cに接続される画素電極17c・17Dとにデータ信号が書き込まれる。
[0135]
 また、図29・30・34に示すように、F2のn+1番目の水平走査期間では、走査信号線16e・16gの同時選択中のプリチャージ期間に、画素103・107を含む画素行および画素104・108を含む画素行に対応する4本の走査信号線(16e・16f・16g・16h)のうち同時選択されていない各走査信号線(16f・16h)がON・OFFされる。これにより、トランジスタを介して走査信号線16fに接続された画素電極17f・17Eと、トランジスタを介して走査信号線16hに接続された画素電極17h・17Gとが保持容量配線に接続され、ディスチャージされる。
[0136]
 そして、該プリチャージ期間の後に、トランジスタを介して走査信号線16eに接続される画素電極17e・17Fと、トランジスタを介して走査信号線16gに接続される画素電極17g・17Hとにデータ信号が書き込まれる。
[0137]
 実施の形態3では、1画素に含まれる2つの画素電極の一方がトランジスタを介してデータ信号線に接続され、他方がトランジスタを介して保持容量配線に接続されている(すなわち、電気的にフローティングとならない)ことから、容量結合型の画素分割方式で問題となっていた画素の焼き付等を抑制することができる。
[0138]
 また、各フレームでは、行方向および列方向それぞれについて、明副画素と暗副画素とが交互に並ぶ(明・暗副画素が市松配置される)ため、ざらつき感の少ない自然な表示が可能となる。また、同一データ信号線に供給されるデータ信号の極性が2垂直期間同一であるため、データ信号の極性が1水平走査期間で反転するような場合と比較してソースドライバの消費電力を抑えることができる。なお、各フレームで書き込まれるデータ信号の極性分布はドット反転状となるため、画面のチラツキも抑制することができる。また、各水平走査期間にプリチャージ期間を設けているため、過去フレームの階調による(例えば、256階調表示で0階調→100階調に遷移する場合と100階調→100階調に遷移する場合の)充電率の波形や到達値のばらつきを小さくすることができる。
[0139]
 図35は、図29に示す液晶パネル5cの一具体例を示す平面図である。図35における、各データ信号線、各走査信号線および各保持容量配線の構成は図13におけるそれらの構成と同一である。そして、走査信号線16aはトランジスタ12a・12Aのゲート電極として、走査信号線16bはトランジスタ12b・12Bのゲート電極として、走査信号線16cはトランジスタ12c・12Cのゲート電極として、走査信号線16dはトランジスタ12d・12Dのゲート電極として機能する。また、トランジスタ12aのソース電極はデータ信号線15xに接続されるとともに、トランジスタ12cのソース電極はデータ信号線15yに接続され、トランジスタ12Aのソース電極はデータ信号線15Xに接続されるとともに、トランジスタ12Cのソース電極はデータ信号線15Yに接続されている。
[0140]
 さらに、トランジスタ12aのドレイン電極9aが容量電極37aに接続され、容量電極37aと画素電極17aとがコンタクトホール11aを介して接続され、容量電極37aは、ゲート絶縁膜を介して保持容量配線18pに重なる部分と、層間絶縁膜を介して画素電極17bと重なる部分とを有している。一方、トランジスタ12bのソース電極8bは中継電極47bに接続され、中継電極47bと保持容量配線18pとがコンタクトホール81bを介して接続されている。また、トランジスタ12bのドレイン電極9bは引き出し電極27bに接続され、引き出し電極27bと画素電極17bとがコンタクトホール11bを介して接続され、引き出し電極27bは、ゲート絶縁膜を介して保持容量配線18pに重なる部分を有している。
[0141]
 ここでは、容量電極37aおよび画素電極17bの重なり部分に、結合容量Cab(図29参照)が形成され、容量電極37aおよび保持容量配線18pの重なり部分に、保持容量Cha(図29参照)の大半が形成され、引き出し電極27bおよび保持容量配線18pの重なり部分に、保持容量Chb(図29参照)の大半が形成されている。
[0142]
 また、トランジスタ12Aのドレイン電極9Aが容量電極37Aに接続され、容量電極37Aと画素電極17Bとがコンタクトホール11Aを介して接続され、容量電極37Aは、ゲート絶縁膜を介して保持容量配線18pに重なる部分と、層間絶縁膜を介して画素電極17Aと重なる部分とを有している。一方、トランジスタ12Bのソース電極8Bは中継電極47Bに接続され、中継電極47Bと保持容量配線18pとがコンタクトホール81Bを介して接続されている。また、トランジスタ12Bのドレイン電極9Bは引き出し電極27Bに接続され、引き出し電極27Bと画素電極17Aとがコンタクトホール11Bを介して接続され、引き出し電極27Bは、ゲート絶縁膜を介して保持容量配線18pに重なる部分を有している。
[0143]
 ここでは、容量電極37Aおよび画素電極17Aの重なり部分に、結合容量CAB(図29参照)が形成され、容量電極37Aおよび保持容量配線18pの重なり部分に、保持容量ChB(図29参照)の大半が形成され、引き出し電極27Bおよび保持容量配線18pの重なり部分に、保持容量ChA(図29参照)の大半が形成されている。
[0144]
 なお、図29の液晶パネル5cを図44に示すように駆動することもできる。すなわち、同時選択が開始されるまでのプリチャージ期間に、(同時書き込みを行う)上記2つの画素領域行に対応する4本の走査信号線それぞれを同期してON・OFFさせる。この場合、同時選択の1/2~1/5垂直走査期間前に、上記4本の走査信号線それぞれを同期してON・OFFすることもできる。こうすれば、上記2つの画素領域行には1/2~1/5垂直走査期間だけ黒表示がなされるため、いわゆる黒挿入の効果が得られ、動画等での尾引き感を抑えることができる。
[0145]
 また、実施の形態3では、図36に示す液晶パネル5dを、図28あるいは図45のように駆動することもできる。なお、液晶パネル5dと液晶パネル5b(図19参照)の違いは、走査信号線16bに接続されるトランジスタ12b・12Bのソース電極が保持容量配線18pに接続され、走査信号線16dに接続されるトランジスタ12d・12Dのソース電極が保持容量配線18qに接続され、走査信号線16fに接続されるトランジスタ12f・12Fのソース電極が保持容量配線18rに接続され、走査信号線16hに接続されるトランジスタ12h・12Hのソース電極が保持容量配線18sに接続されている点であり、これ以外は同一である。
[0146]
 〔実施の形態4〕
 実施の形態4で用いる液晶パネル5eの構成を図37に示す。液晶パネル5eと液晶パネル5a(図1参照)の違いは、走査信号線16bに接続されるトランジスタ12bのソース電極が画素電極17aに接続され、走査信号線16bに接続されるトランジスタ12Bのソース電極が画素電極17Bに接続され、走査信号線16dに接続されるトランジスタ12dのソース電極が画素電極17cに接続され、走査信号線16dに接続されるトランジスタ12Dのソース電極が画素電極17Dに接続され、走査信号線16fに接続されるトランジスタ12fのソース電極が画素電極17eに接続され、走査信号線16fに接続されるトランジスタ12Fのソース電極が画素電極17Fに接続され、走査信号線16hに接続されるトランジスタ12hのソース電極が画素電極17gに接続され、走査信号線16hに接続されるトランジスタ12Hのソース電極が画素電極17Hに接続されている点であり、これ以外は同一である。
[0147]
 実施の形態4では、この液晶パネル5eを、図30のように駆動する。図38・39は、図30のF1(第1フレーム)での駆動を、図40・41は、図30のF2(第2フレーム)での駆動を説明している。
[0148]
 例えば、図30・37・38に示すように、F1のn番目の水平走査期間では、走査信号線16a・16cの同時選択中のプリチャージ期間に、画素101・105を含む画素行および画素102・106を含む画素行に対応する4本の走査信号線(16a・16b・16c・16d)のうち同時選択されていない各走査信号線(16b・16d)がON・OFFされる(アクティブ化された後に非アクティブとされる)。これにより、トランジスタ12bを介して走査信号線16bに接続された画素電極17bが画素電極17aに接続され、トランジスタ12Bを介して走査信号線16bに接続された画素電極17Aが画素電極17Bに接続され、トランジスタ12dを介して走査信号線16dに接続された画素電極17dが画素電極17cに接続され、トランジスタ12Dを介して走査信号線16dに接続された画素電極17Cが画素電極17Dに接続され、画素電極17b・17A・17d・17Cがディスチャージされる。
[0149]
 そして、該プリチャージ期間の後に、トランジスタを介して走査信号線16aに接続される画素電極17a・17Bと、トランジスタを介して走査信号線16cに接続される画素電極17c・17Dとにデータ信号が書き込まれる。
[0150]
 これにより、画素101では、画素電極17aを含む副画素がプラス極性の明副画素(M+)、画素電極17bを含む副画素がプラス極性の暗副画素(K+)となり、画素105では、画素電極17Aを含む副画素がマイナス極性の暗副画素(K-)、画素電極17Bを含む副画素がマイナス極性の明副画素(M-)となり、画素102では、画素電極17cを含む副画素がマイナス極性の明副画素(M-)、画素電極17dを含む副画素がマイナスの暗副画素(K-)となり、画素106では、画素電極17Cを含む副画素がプラス極性の暗副画素(K+)、画素電極17Dを含む副画素がプラス極性の明副画素(M+)となる。
[0151]
 また、図30・37・39に示すように、F1のn+1番目の水平走査期間では、走査信号線16e・16gの同時選択中のプリチャージ期間に、画素103・107を含む画素行および画素104・108を含む画素行に対応する4本の走査信号線(16e・16f・16g・16h)のうち同時選択されていない各走査信号線(16f・16h)がON・OFFされる。これにより、トランジスタ12fを介して走査信号線16fに接続された画素電極17fが画素電極17eに接続され、トランジスタ12Fを介して走査信号線16fに接続された画素電極17Eが画素電極17Fに接続され、トランジスタ12hを介して走査信号線16hに接続された画素電極17hが画素電極17gに接続され、トランジスタ12Hを介して走査信号線16hに接続された画素電極17Gが画素電極17Hに接続され、画素電極17f・17E・17h・17Gがディスチャージされる。
[0152]
 そして、該プリチャージ期間の後に、トランジスタを介して走査信号線16eに接続される画素電極17e・17Fと、トランジスタを介して走査信号線16gに接続される画素電極17g・17Hとにデータ信号が書き込まれる。
[0153]
 これにより、画素103では、画素電極17eを含む副画素がプラス極性の明副画素(M+)、画素電極17fを含む副画素がプラス極性の暗副画素(K+)となり、画素107では、画素電極17Eを含む副画素がマイナス極性の暗副画素(K-)、画素電極17Fを含む副画素がマイナス極性の明副画素(M-)となり、画素104では、画素電極17gを含む副画素がマイナス極性の明副画素(M-)、画素電極17hを含む副画素がマイナスの暗副画素(K-)となり、画素108では、画素電極17Gを含む副画素がプラス極性の暗副画素(K+)、画素電極17Hを含む副画素がプラス極性の明副画素(M+)となる。
[0154]
 またF2では、各データ信号線に供給されるデータ信号の極性が反転し、F1と同様の走査が行われる。
[0155]
 すなわち、図30・37・40に示すように、F2のn番目の水平走査期間では、走査信号線16a・16cの同時選択中のプリチャージ期間に、画素101・105を含む画素行および画素102・106を含む画素行に対応する4本の走査信号線(16a・16b・16c・16d)のうち同時選択されていない各走査信号線(16b・16d)がON・OFFされる(アクティブ化された後に非アクティブとされる)。これにより、トランジスタ12bを介して走査信号線16bに接続された画素電極17bが画素電極17aに接続され、トランジスタ12Bを介して走査信号線16bに接続された画素電極17Aが画素電極17Bに接続され、トランジスタ12dを介して走査信号線16dに接続された画素電極17dが画素電極17cに接続され、トランジスタ12Dを介して走査信号線16dに接続された画素電極17Cが画素電極17Dに接続され、画素電極17b・17A・17d・17Cがディスチャージされる。
[0156]
 そして、該プリチャージ期間の後に、トランジスタを介して走査信号線16aに接続される画素電極17a・17Bと、トランジスタを介して走査信号線16cに接続される画素電極17c・17Dとにデータ信号が書き込まれる。
[0157]
 また、図30・37・41に示すように、F2のn+1番目の水平走査期間では、走査信号線16e・16gの同時選択中のプリチャージ期間に、画素103・107を含む画素行および画素104・108を含む画素行に対応する4本の走査信号線(16e・16f・16g・16h)のうち同時選択されていない各走査信号線(16f・16h)がON・OFFされる。これにより、トランジスタ12fを介して走査信号線16fに接続された画素電極17fが画素電極17eに接続され、トランジスタ12Fを介して走査信号線16fに接続された画素電極17Eが画素電極17Fに接続され、トランジスタ12hを介して走査信号線16hに接続された画素電極17hが画素電極17gに接続され、トランジスタ12Hを介して走査信号線16hに接続された画素電極17Gが画素電極17Hに接続され、画素電極17f・17E・17h・17Gがディスチャージされる。
[0158]
 そして、該プリチャージ期間の後に、トランジスタを介して走査信号線16eに接続される画素電極17e・17Fと、トランジスタを介して走査信号線16gに接続される画素電極17g・17Hとにデータ信号が書き込まれる。
[0159]
 実施の形態4では、1画素に含まれる2つの画素電極がトランジスタを介して接続され、プリチャージ期間に上記2つの画素電極それぞれがデータ信号線に接続される(すなわち、上記2つの画素電極が電気的にフローティングとならない)ことから、容量結合型の画素分割方式で問題となっていた画素の焼き付等を抑制することができる。
[0160]
 また、各フレームでは、行方向および列方向それぞれについて、明副画素と暗副画素とが交互に並ぶ(明・暗副画素が市松配置される)ため、ざらつき感の少ない自然な表示が可能となる。また、同一データ信号線に供給されるデータ信号の極性が2垂直期間同一であるため、データ信号の極性が1水平走査期間で反転するような場合と比較してソースドライバの消費電力を抑えることができる。なお、各フレームで書き込まれるデータ信号の極性分布はドット反転状となるため、画面のチラツキも抑制することができる。また、各水平走査期間にプリチャージ期間を設けているため、過去フレームの階調による(例えば、256階調表示で0階調→100階調に遷移する場合と100階調→100階調に遷移する場合の)充電率の波形や到達値のばらつきを小さくすることができる。
[0161]
 図42は、図37に示す液晶パネル5eの一具体例を示す平面図である。図42における、各データ信号線、各走査信号線および各保持容量配線並びに各トランジスタの構成は図35におけるそれらの構成と同一である。そして、トランジスタ12aのドレイン電極9aが容量電極37aに接続され、容量電極37aと画素電極17aとがコンタクトホール11aを介して接続され、容量電極37aは、ゲート絶縁膜を介して保持容量配線18pに重なる部分と、層間絶縁膜を介して画素電極17bと重なる部分とを有している。一方、トランジスタ12bのソース電極8bは中継電極47bに接続され、中継電極47bと画素電極17aとがコンタクトホール91aを介して接続され、中継電極47bは、ゲート絶縁膜を介して保持容量配線18pに重なる部分と、層間絶縁膜を介して画素電極17bと重なる部分とを有している。また、トランジスタ12bのドレイン電極9bは引き出し電極27bに接続され、引き出し電極27bと画素電極17bとがコンタクトホール11bを介して接続され、引き出し電極27bは、ゲート絶縁膜を介して保持容量配線18pに重なる部分を有している。
[0162]
 ここでは、容量電極37aおよび画素電極17bの重なり部分と、中継電極47bおよび画素電極17bの重なり部分とに、結合容量Cab(図37参照)が形成され、容量電極37aおよび保持容量配線18pの重なり部分と、中継電極47bおよび保持容量配線18pの重なり部分とに、保持容量Cha(図37参照)の大半が形成され、引き出し電極27bおよび保持容量配線18pの重なり部分に、保持容量Chb(図37参照)の大半が形成されている。
[0163]
 また、トランジスタ12Aのドレイン電極9Aが容量電極37Aに接続され、容量電極37Aと画素電極17Bとがコンタクトホール11Aを介して接続され、容量電極37Aは、ゲート絶縁膜を介して保持容量配線18pに重なる部分と、層間絶縁膜を介して画素電極17Aと重なる部分とを有している。一方、トランジスタ12Bのソース電極8Bは中継電極47Bに接続され、中継電極47Bと画素電極17Aとがコンタクトホール91Bを介して接続され、中継電極47Bは、ゲート絶縁膜を介して保持容量配線18pに重なる部分と、層間絶縁膜を介して画素電極17Bと重なる部分とを有している。また、トランジスタ12Bのドレイン電極9Bは引き出し電極27Bに接続され、引き出し電極27Bと画素電極17Bとがコンタクトホール11Bを介して接続され、引き出し電極27Bは、ゲート絶縁膜を介して保持容量配線18pに重なる部分を有している。
[0164]
 ここでは、容量電極37Aおよび画素電極17Bの重なり部分と、中継電極47Bおよび画素電極17Bの重なり部分とに、結合容量CAB(図37参照)が形成され、中継電極47Bおよび保持容量配線18pの重なり部分に、保持容量ChA(図37参照)の大半が形成され、容量電極37Aおよび保持容量配線18pの重なり部分と、引き出し電極27bおよび保持容量配線18pの重なり部分に、保持容量ChB(図37参照)の大半が形成されている。
[0165]
 なお、図37の液晶パネル5eを図44に示すように駆動することもできる。すなわち、同時選択が開始されるまでのプリチャージ期間に、(同時書き込みを行う)上記2つの画素領域行に対応する4本の走査信号線それぞれを同期してON・OFFさせる。この場合、同時選択の1/2~1/5垂直走査期間前に、上記4本の走査信号線それぞれを同期してON・OFFすることもできる。こうすれば、上記2つの画素領域行には1/2~1/5垂直走査期間だけ黒表示がなされるため、いわゆる黒挿入の効果が得られ、動画等での尾引き感を抑えることができる。
[0166]
 また、実施の形態4では、図43に示す液晶パネル5fを、図28あるいは図45のように駆動することもできる。なお、液晶パネル5fと液晶パネル5b(図19参照)の違いは、走査信号線16bに接続されるトランジスタ12bのソース電極が画素電極17aに接続され、走査信号線16bに接続されるトランジスタ12Bのソース電極が画素電極17Bに接続され、走査信号線16dに接続されるトランジスタ12dのソース電極が画素電極17cに接続され、走査信号線16dに接続されるトランジスタ12Dのソース電極が画素電極17Dに接続され、走査信号線16fに接続されるトランジスタ12fのソース電極が画素電極17eに接続され、走査信号線16fに接続されるトランジスタ12Fのソース電極が画素電極17Fに接続され、走査信号線16hに接続されるトランジスタ12hのソース電極が画素電極17gに接続され、走査信号線16hに接続されるトランジスタ12Hのソース電極が画素電極17Hに接続されている点であり、これ以外は同一である。
[0167]
 本実施の形態では、以下のようにして、本液晶表示ユニットおよび液晶表示装置を構成する。すなわち、液晶パネル(5a~5f)の両面に、2枚の偏光板A・Bを、偏光板Aの偏光軸と偏光板Bの偏光軸とが互いに直交するように貼り付ける。なお、偏光板には必要に応じて、光学補償シート等を積層してもよい。次に、図46(a)に示すように、ドライバ(ゲートドライバ202、ソースドライバ201)を接続する。ここでは、一例として、ドライバをTCP(TapeCareerPackage)方式による接続について説明する。まず、液晶パネルの端子部にACF(AnisotoropiConduktiveFilm)を仮圧着する。ついで、ドライバが乗せられたTCPをキャリアテープから打ち抜き、パネル端子電極に位置合わせし、加熱、本圧着を行う。その後、ドライバTCP同士を連結するための回路基板203(PWB:Printed wiring board)とTCPの入力端子とをACFで接続する。これにより、液晶表示ユニット200が完成する。その後、図46(b)に示すように、液晶表示ユニットの各ドライバ(201・202)に、回路基板203を介して表示制御回路209を接続し、照明装置(バックライトユニット)204と一体化することで、液晶表示装置210となる。
[0168]
 図47(a)に、プリチャージ期間を設けるためのソースドライバの構成を示す。図47(a)に示すように、この場合のソースドライバには、各データ信号線に対応してバッファ31と、データ出力用スイッチSWaと、プリチャージ用スイッチSWbとが設けられる。バッファ31には対応するデータdが入力され、バッファ31の出力は、データ出力用スイッチSWaを介してデータ信号線への出力端に接続されている。また、隣り合う2本のデータ信号線それぞれに対応する出力端は、プリチャージ用スイッチSWbを介して互いに接続されている。すなわち、各プリチャージ用スイッチSWbは直列に接続され、その一端がプリチャージ電位供給源35(Vcom)に接続されている。ここで、データ出力用スイッチSWaのゲート端子には、チャージシェア信号(sh)がインバータ33を介して入力され、プリチャージ用スイッチSWbのゲート端子には、sh信号が入力される。
[0169]
 なお、図47(a)に示すソースドライバを図47(b)のように構成してもよい。すなわち、プリチャージ用スイッチSWcを、対応するデータ信号線とプリチャージ電位供給源35(Vcom)にのみに接続し、各プリチャージ用スイッチSWcを直列に接続しない構成とする。こうすれば、各データ信号線に速やかにプリチャージ電位を供給することができる。
[0170]
 このように、各水平走査期間にプリチャージ期間(例えば、チャージシェアが行われる期間)を設け、このプリチャージ期間に各データ信号線へプリチャージ電位(例えばVcom)を供給すれば、大型、高精細あるいは高速駆動等、フル充電が難しい液晶表示装置において、一水平走査期間前に同一データ信号線に供給された信号電位のレベル相異に起因する現水平走査期間の到達電位(充電率)のばらつきを抑制することができる。それゆえ、本液晶パネルは、走査信号線が2160本のデジタルシネマ規格の液晶表示装置や走査信号線4320本のスーパーハイビジョン規格の液晶表示装置にも好適である。
[0171]
 本願でいう「電位の極性」とは、基準となる電位以上(プラス)あるいは基準となる電位以下(マイナス)を意味する。ここで、基準となる電位は、共通電極(対向電極)の電位であるVcom(コモン電位)であってもその他任意の電位であってもよい。
[0172]
 図48は、本液晶表示装置の構成を示すブロック図である。同図に示されるように、本液晶表示装置は、表示部(液晶パネル)と、ソースドライバ(SD)と、ゲートドライバ(GD)と、表示制御回路とを備えている。ソースドライバはデータ信号線を駆動し、ゲートドライバは走査信号線を駆動し、表示制御回路は、ソースドライバおよびゲートドライバを制御する。
[0173]
 表示制御回路は、外部の信号源(例えばチューナー)から、表示すべき画像を表すデジタルビデオ信号Dvと、当該デジタルビデオ信号Dvに対応する水平同期信号HSYおよび垂直同期信号VSYと、表示動作を制御するための制御信号Dcとを受け取る。また、表示制御回路は、受け取ったこれらの信号Dv,HSY,VSY,Dcに基づき、そのデジタルビデオ信号Dvの表す画像を表示部に表示させるための信号として、データスタートパルス信号SSPと、データクロック信号SCKと、チャージシェア信号shと、表示すべき画像を表すデジタル画像信号DA(ビデオ信号Dvに対応する信号)と、ゲートスタートパルス信号GSPと、ゲートクロック信号GCKと、ゲートドライバ出力制御信号(走査信号出力制御信号)GOEとを生成し、これらを出力する。
[0174]
 より詳しくは、ビデオ信号Dvを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号DAとして表示制御回路から出力し、そのデジタル画像信号DAの表す画像の各画素に対応するパルスからなる信号としてデータクロック信号SCKを生成し、水平同期信号HSYに基づき1水平走査期間毎に所定期間だけハイレベル(Hレベル)となる信号としてデータスタートパルス信号SSPを生成し、垂直同期信号VSYに基づき1フレーム期間(1垂直走査期間)毎に所定期間だけHレベルとなる信号としてゲートスタートパルス信号GSPを生成し、水平同期信号HSYに基づきゲートクロック信号GCKを生成し、水平同期信号HSYおよび制御信号Dcに基づきチャージシェア信号sh、ならびにゲートドライバ出力制御信号GOEを生成する。
[0175]
 上記のようにして表示制御回路において生成された信号のうち、デジタル画像信号DA、チャージシェア信号sh、信号電位(データ信号電位)の極性を制御する信号POL、データスタートパルス信号SSP、およびデータクロック信号SCKは、ソースドライバに入力され、ゲートスタートパルス信号GSPとゲートクロック信号GCKとゲートドライバ出力制御信号GOEとは、ゲートドライバに入力される。
[0176]
 ソースドライバは、デジタル画像信号DA、データクロック信号SCK、チャージシェア信号sh、データスタートパルス信号SSP、および極性反転信号POLに基づき、デジタル画像信号DAの表す画像の各走査信号線における画素値に相当するアナログ電位(信号電位)を1水平走査期間毎に順次生成し、これらのデータ信号をデータ信号線(例えば、15x・15y)に出力する。
[0177]
 ゲートドライバは、ゲートスタートパルス信号GSPおよびゲートクロック信号GCKと、ゲートドライバ出力制御信号GOEとに基づき、ゲートオンパルス信号を生成し、これらを走査信号線に出力し、これによって走査信号線を2本ずつ順次選択していく。
[0178]
 次に、本液晶表示装置をテレビジョン受信機に適用するときの一構成例について説明する。図49は、テレビジョン受信機用の液晶表示装置800の構成を示すブロック図である。液晶表示装置800は、液晶表示ユニット84と、Y/C分離回路80と、ビデオクロマ回路81と、A/Dコンバータ82と、液晶コントローラ83と、バックライト駆動回路85と、バックライト86と、マイコン(マイクロコンピュータ)87と、階調回路88とを備えている。なお、液晶表示ユニット84は、液晶パネルと、これを駆動するためのソースドライバおよびゲートドライバとで構成される。
[0179]
 上記構成の液晶表示装置800では、まず、テレビジョン信号としての複合カラー映像信号Scvが外部からY/C分離回路80に入力され、そこで輝度信号と色信号に分離される。これらの輝度信号と色信号は、ビデオクロマ回路81にて光の3原色に対応するアナログRGB信号に変換され、さらに、このアナログRGB信号はA/Dコンバータ82により、デジタルRGB信号に変換される。このデジタルRGB信号は液晶コントローラ83に入力される。また、Y/C分離回路80では、外部から入力された複合カラー映像信号Scvから水平および垂直同期信号も取り出され、これらの同期信号もマイコン87を介して液晶コントローラ83に入力される。
[0180]
 液晶表示ユニット84には、液晶コントローラ83からデジタルRGB信号が、上記同期信号に基づくタイミング信号と共に所定のタイミングで入力される。また、階調回路88では、カラー表示の3原色R,G,Bそれぞれの階調電位が生成され、それらの階調電位も液晶表示ユニット84に供給される。液晶表示ユニット84では、これらのRGB信号、タイミング信号および階調電位に基づき内部のソースドライバやゲートドライバ等により駆動用信号(データ信号=信号電位、走査信号等)が生成され、それらの駆動用信号に基づき、内部の液晶パネルにカラー画像が表示される。なお、この液晶表示ユニット84によって画像を表示するには、液晶表示ユニット内の液晶パネルの後方から光を照射する必要があり、この液晶表示装置800では、マイコン87の制御の下にバックライト駆動回路85がバックライト86を駆動することにより、液晶パネルの裏面に光が照射される。上記の処理を含め、システム全体の制御はマイコン87が行う。なお、外部から入力される映像信号(複合カラー映像信号)としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号なども使用可能であり、この液晶表示装置800では、様々な映像信号に基づいた画像表示が可能である。
[0181]
 液晶表示装置800でテレビジョン放送に基づく画像を表示する場合には、図50に示すように、液晶表示装置800にチューナー部90が接続され、これによって本テレビジョン受像機601が構成される。このチューナー部90は、アンテナ(不図示)で受信した受信波(高周波信号)の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Scvを取り出す。この複合カラー映像信号Scvは、既述のように液晶表示装置800に入力され、この複合カラー映像信号Scvに基づく画像が該液晶表示装置800によって表示される。
[0182]
 図51は、本テレビジョン受像機の一構成例を示す分解斜視図である。同図に示すように、本テレビジョン受像機601は、その構成要素として、液晶表示装置800の他に第1筐体801および第2筐体806を有しており、液晶表示装置800を第1筐体801と第2筐体806とで包み込むようにして挟持した構成となっている。第1筐体801には、液晶表示装置800で表示される画像を透過させる開口部801aが形成されている。また、第2筐体806は、液晶表示装置800の背面側を覆うものであり、当該表示装置800を操作するための操作用回路805が設けられると共に、下方に支持用部材808が取り付けられている。
[0183]
 本発明のアクティブマトリクス基板は、各データ信号線の延伸方向を列方向として、容量を介して接続された2つの画素電極を含む画素領域が行および列方向に並べられ、1つの画素領域列に対応して2本のデータ信号線が設けられるとともに、1つの画素領域行に対応して2本の走査信号線が設けられ、上記画素領域列および画素領域行に属する画素領域について、上記2本の走査信号線の一方に接続されたトランジスタが該画素領域に含まれる2つの画素電極の一方に電気的に接続されるとともに、上記2本の走査信号線の他方に接続されたトランジスタが上記2つの画素電極の他方に電気的に接続され、かつ上記各トランジスタが、上記2本のデータ信号線のいずれかである同一のデータ信号線に電気的に接続されていることを特徴とする。
[0184]
 まず、本アクティブマトリクス基板では1つの画素領域列に対応して2本のデータ信号線が設けられているため、本アクティブマトリクス基板を備えた液晶表示装置では、2本の走査信号線を同時選択して2つの画素行を同時に書き込むことができる。
[0185]
 そして上記構成では、各画素領域の容量結合された2つの画素電極それぞれがトランジスタを介してデータ信号線に接続されており、各画素電極が電気的にフローティングとならない。これにより、本アクティブマトリクス基板を備えた液晶表示装置では画素の焼き付き等が低減され、高い表示品位が実現される。
[0186]
 本発明のアクティブマトリクス基板は、各データ信号線の延伸方向を列方向として、容量を介して接続された2つの画素電極を含む画素領域が行および列方向に並べられ、1つの画素領域列に対応して2本のデータ信号線が設けられるとともに、1つの画素領域行に対応して2本の走査信号線が設けられ、上記画素領域列および画素領域行に属する画素領域について、上記2本の走査信号線の一方に接続されたトランジスタが該画素領域に含まれる2つの画素電極の一方と上記2本のデータ信号線の一方とに電気的に接続されるとともに、上記2本の走査信号線の他方に接続されたトランジスタが上記2つの画素電極の他方と保持容量配線とに電気的に接続されていることを特徴とする。
[0187]
 まず、本アクティブマトリクス基板では1つの画素領域列に対応して2本のデータ信号線が設けられているため、本アクティブマトリクス基板を備えた液晶表示装置では、2本の走査信号線を同時選択して2つの画素行を同時に書き込むことができる。
[0188]
 そして上記構成では、各画素領域の容量結合された2つの画素電極の一方がトランジスタを介してデータ信号線に接続されるとともに、他方がトランジスタを介して保持容量配線に接続されており、各画素電極が電気的にフローティングとならない。これにより、本アクティブマトリクス基板を備えた液晶表示装置では画素の焼き付き等が低減され、高い表示品位が実現される。
[0189]
 本アクティブマトリクス基板は、各データ信号線の延伸方向を列方向として、容量を介して接続された2つの画素電極を含む画素領域が行および列方向に並べられ、1つの画素領域列に対応して2本のデータ信号線が設けられるとともに、1つの画素領域行に対応して2本の走査信号線が設けられ、上記画素領域列および画素領域行に属する画素領域について、上記2本の走査信号線の一方に接続されたトランジスタが該画素領域に含まれる2つの画素電極の一方と上記2本のデータ信号線の一方とに電気的に接続されるとともに、上記2本の走査信号線の他方に接続されたトランジスタが上記2つの画素電極それぞれに電気的に接続されていることを特徴とする。
[0190]
 まず、本アクティブマトリクス基板では1つの画素領域列に対応して2本のデータ信号線が設けられているため、本アクティブマトリクス基板を備えた液晶表示装置では、2本の走査信号線を同時選択して2つの画素行を同時に書き込むことができる。
[0191]
 そして上記構成では、各画素領域の容量結合された2つの画素電極がトランジスタを介して互いに接続されており、各画素電極が電気的にフローティングとならない。これにより、本アクティブマトリクス基板を備えた液晶表示装置では画素の焼き付き等が低減され、高い表示品位が実現される。
[0192]
 本アクティブマトリクス基板では、列方向に隣り合う2つの画素領域の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該2つの画素領域の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とが異なる構成とすることもできる。
[0193]
 本アクティブマトリクス基板では、1つの画素領域には2つの画素電極が列方向に並べられ、行方向に隣り合う2つの画素領域に含まれ、それぞれがトランジスタを介してデータ信号線に接続されるとともに互いに斜め向かいとなる2つの画素電極の一方に電気的に接続されるトランジスタと、該2つの画素電極の他方に電気的に接続されるトランジスタとが同一の走査信号線に接続されている構成とすることもできる。
[0194]
 本アクティブマトリクス基板では、1つの画素領域に、該画素領域に含まれる2つの画素電極の一方に電気的に接続されるとともに層間絶縁膜を介して上記2つの画素電極の他方に重なる容量電極と、層間絶縁膜を介して上記2つの画素電極の一方に重なるとともに上記2つの画素電極の他方に電気的に接続される容量電極とを備える構成とすることもできる。
[0195]
 本アクティブマトリクス基板では、1つの画素領域行に対応する2本の走査信号線は、該画素領域行の両側に配されているか、あるいは画素領域行の両端部に重なるように配されている構成とすることもできる。
[0196]
 本アクティブマトリクス基板では、上記各容量電極がゲート絶縁膜を介して保持容量配線と重なっている構成とすることもできる。
[0197]
 本アクティブマトリクス基板では、上記画素領域に含まれる2つの画素電極の一方に電気的に接続される容量電極と、他方に電気的に接続される容量電極とが、互いに点対称となるようにレイアウトされている構成とすることもできる。
[0198]
 本アクティブマトリクス基板では、上記層間絶縁膜は無機絶縁膜と有機絶縁膜とからなるが、各容量電極と重なる部分の少なくとも一部については、有機絶縁膜が除去あるいは薄く形成されている構成とすることもできる。
[0199]
 本液晶表示装置は、上記アクティブマトリクス基板を備え、所定のフレームでは、2つの画素領域行の一方に対応する2本の走査信号線のうち1本と、他方に対応する2本の走査信号線のうち1本とが同時選択されることで、該2つの画素領域行に同時にデータ信号が書き込まれ、上記所定のフレーム以外のフレームでは、上記2つの画素領域行の一方に対応する2本の走査信号線のうち残る1本と、他方に対応する2本の走査信号線のうち残る1本とが同時選択されることで、該2つの画素領域行に同時にデータ信号が書き込まれることを特徴とする。
[0200]
 本液晶表示装置では、上記2つの画素領域行が互いに隣り合う構成とすることもできる。
[0201]
 本液晶表示装置では、列方向に隣り合う2つの画素領域の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該2つの画素領域の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とが異なり、かつ互いに逆極性のデータ信号が供給される構成とすることもできる。
[0202]
 本液晶表示装置では、行方向に隣り合う2つの画素領域の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該2つの画素領域の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とに、互いに逆極性のデータ信号が供給される構成とすることもできる。
[0203]
 本液晶表示装置では、奇数番目のフレームでは、2つの画素領域行の一方に対応する2本の走査信号線のうち1本と、他方に対応する2本の走査信号線のうち1本とが同時選択され、偶数番目のフレームでは、上記2つの画素領域行の一方に対応する2本の走査信号線のうち残る1本と、他方に対応する2本の走査信号線のうち残る1本とが同時選択される構成とすることもできる。
[0204]
 本液晶表示装置では、同一データ信号線に供給されるデータ信号の極性が2フレームごとに反転する構成とすることもできる。
[0205]
 本液晶表示装置では、連続する2フレームそれぞれでは、2つの画素領域行の一方に対応する2本の走査信号線のうち1本と、他方に対応する2本の走査信号線のうち1本とが同時選択され、上記2フレームに続く連続する2フレームそれぞれでは、上記2つの画素領域行の一方に対応する2本の走査信号線のうち残る1本と、他方に対応する2本の走査信号線のうち残る1本とが同時選択される構成とすることもできる。
[0206]
 本液晶表示装置では、同一データ信号線に供給されるデータ信号の極性が1フレームごとに反転する構成とすることもできる。
[0207]
 本液晶表示装置では、各水平走査期間に、データ信号線に一定電位が供給されるプリチャージ期間が設けられ、同時選択中のプリチャージ期間に、上記2つの画素領域行に対応する4本の走査信号線のうち同時選択されていない各走査信号線がON・OFFされる構成とすることもできる。
[0208]
 本液晶表示装置では、各水平走査期間に、データ信号線に一定電位が供給されるプリチャージ期間が設けられ、同時選択までのプリチャージ期間に、上記2つの画素領域行に対応する4本の走査信号線それぞれが同期してON・OFFされる構成とすることもできる。
[0209]
 本液晶表示装置では、上記アクティブマトリクス基板を備え、2つの画素領域行の一方に対応する2本の走査信号線の一方と、上記2つの画素領域行の他方に対応する2本の走査信号線の一方とが同時選択されることで、2つの画素領域行に同時にデータ信号が書き込まれる構成とすることもできる。
[0210]
 本液晶表示装置では、上記2つの画素領域行が互いに隣り合う構成とすることもできる。
[0211]
 本液晶表示装置では、列方向に隣り合う2つの画素領域の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該2つの画素領域の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とが異なり、かつ互いに逆極性のデータ信号が供給される構成とすることもできる。
[0212]
 本液晶表示装置では、行方向に隣り合う2つの画素領域の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該2つの画素領域の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とに、互いに逆極性のデータ信号が供給される構成とすることもできる。
[0213]
 本液晶表示装置では、各水平走査期間に、データ信号線に一定電位が供給されるプリチャージ期間が設けられ、同時選択中のプリチャージ期間に、上記2つの画素領域行に対応する4本の走査信号線のうち同時選択されていない各走査信号線がON・OFFされる構成とすることもできる。
[0214]
 本液晶表示装置では、各水平走査期間に、データ信号線に一定電位が供給されるプリチャージ期間が設けられ、同時選択までのプリチャージ期間に、上記2つの画素領域行に対応する4本の走査信号線それぞれが同期してON・OFFされる構成とすることもできる。
[0215]
 本液晶パネルは、上記アクティブマトリクス基板を備えることを特徴とする。本液晶表示ユニットは、上記液晶パネルとドライバとを備えることを特徴とする。本液晶表示装置は、上記液晶表示ユニットと光源装置とを備えることを特徴とする。本テレビジョン受像機は、上記液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とする。
[0216]
 以上のように、本発明によれば、2ライン同時選択を行う、容量結合型の画素分割方式の液晶表示装置において、その表示品位を高めることができる。
[0217]
 本発明は上記の実施の形態に限定されるものではなく、上記実施の形態を技術常識に基づいて適宜変更したものやそれらを組み合わせて得られるものも本発明の実施の形態に含まれる。

産業上の利用可能性

[0218]
 本発明の液晶パネルは、例えば液晶テレビに好適である。

符号の説明

[0219]
 5a~5f 液晶パネル
 12a~12h・12A~12H トランジスタ
 15x・15y・15X・15Y データ信号線
 16a~16h 走査信号線
 17a~17h 画素電極
 17A~17H 画素電極
 18p~18s 保持容量配線
 22 ゲート絶縁膜
 24 半導体層
 25 無機絶縁膜
 26 有機絶縁膜
 37a・37b・37A・37B 容量電極
 84 液晶表示ユニット
 101~108 画素
 601 テレビジョン受像機
 800 液晶表示装置

請求の範囲

[請求項1]
 各データ信号線の延伸方向を列方向として、容量を介して接続された2つの画素電極を含む画素領域が行および列方向に並べられ、
 1つの画素領域列に対応して2本のデータ信号線が設けられるとともに、1つの画素領域行に対応して2本の走査信号線が設けられ、
 上記画素領域列および画素領域行に属する画素領域について、上記2本の走査信号線の一方に接続されたトランジスタが該画素領域に含まれる2つの画素電極の一方に電気的に接続されるとともに、上記2本の走査信号線の他方に接続されたトランジスタが上記2つの画素電極の他方に電気的に接続され、かつ上記各トランジスタが、上記2本のデータ信号線のいずれかである同一のデータ信号線に電気的に接続されていることを特徴とするアクティブマトリクス基板。
[請求項2]
 各データ信号線の延伸方向を列方向として、容量を介して接続された2つの画素電極を含む画素領域が行および列方向に並べられ、
 1つの画素領域列に対応して2本のデータ信号線が設けられるとともに、1つの画素領域行に対応して2本の走査信号線が設けられ、
 上記画素領域列および画素領域行に属する画素領域について、上記2本の走査信号線の一方に接続されたトランジスタが該画素領域に含まれる2つの画素電極の一方と上記2本のデータ信号線の一方とに電気的に接続されるとともに、上記2本の走査信号線の他方に接続されたトランジスタが上記2つの画素電極の他方と保持容量配線とに電気的に接続されていることを特徴とするアクティブマトリクス基板。
[請求項3]
 各データ信号線の延伸方向を列方向として、容量を介して接続された2つの画素電極を含む画素領域が行および列方向に並べられ、
 1つの画素領域列に対応して2本のデータ信号線が設けられるとともに、1つの画素領域行に対応して2本の走査信号線が設けられ、
 上記画素領域列および画素領域行に属する画素領域について、上記2本の走査信号線の一方に接続されたトランジスタが該画素領域に含まれる2つの画素電極の一方と上記2本のデータ信号線の一方とに電気的に接続されるとともに、上記2本の走査信号線の他方に接続されたトランジスタが上記2つの画素電極それぞれに電気的に接続されていることを特徴とするアクティブマトリクス基板。
[請求項4]
 列方向に隣り合う2つの画素領域の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該2つの画素領域の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とが異なることを特徴とする請求項1~3のいずれか1項に記載のアクティブマトリクス基板。
[請求項5]
 1つの画素領域には2つの画素電極が列方向に並べられ、
 行方向に隣り合う2つの画素領域に含まれ、それぞれがトランジスタを介してデータ信号線に接続されるとともに互いに斜め向かいとなる2つの画素電極の一方に電気的に接続されるトランジスタと、該2つの画素電極の他方に電気的に接続されるトランジスタとが同一の走査信号線に接続されていることを特徴とする請求項1~3のいずれか1項に記載のアクティブマトリクス基板。
[請求項6]
 1つの画素領域行に対応する2本の走査信号線は、該画素領域行の両側に配されているか、あるいは画素領域行の両端部に重なるように配されていることを特徴とする請求項1~3のいずれか1項に記載のアクティブマトリクス基板。
[請求項7]
 1つの画素領域に、該画素領域に含まれる2つの画素電極の一方に電気的に接続されるとともに層間絶縁膜を介して上記2つの画素電極の他方に重なる容量電極と、層間絶縁膜を介して上記2つの画素電極の一方に重なるとともに上記2つの画素電極の他方に電気的に接続される容量電極とを備えることを特徴とする請求項1に記載のアクティブマトリクス基板。
[請求項8]
 上記各容量電極がゲート絶縁膜を介して保持容量配線と重なっていることを特徴とする請求項7に記載のアクティブマトリクス基板。
[請求項9]
 上記画素領域に含まれる2つの画素電極の一方に電気的に接続される容量電極と、他方に電気的に接続される容量電極とが、互いに点対称となるようにレイアウトされていることを特徴とする請求項7記載のアクティブマトリクス基板。
[請求項10]
 上記層間絶縁膜は無機絶縁膜と有機絶縁膜とからなるが、各容量電極と重なる部分の少なくとも一部については、有機絶縁膜が除去あるいは薄く形成されていることを特徴とする請求項7に記載のアクティブマトリクス基板。
[請求項11]
 請求項1に記載のアクティブマトリクス基板を備え、
 所定のフレームでは、2つの画素領域行の一方に対応する2本の走査信号線のうち1本と、他方に対応する2本の走査信号線のうち1本とが同時選択されることで、該2つの画素領域行に同時にデータ信号が書き込まれ、
 上記所定のフレーム以外のフレームでは、上記2つの画素領域行の一方に対応する2本の走査信号線のうち残る1本と、他方に対応する2本の走査信号線のうち残る1本とが同時選択されることで、該2つの画素領域行に同時にデータ信号が書き込まれることを特徴とする液晶表示装置。
[請求項12]
 上記2つの画素領域行が互いに隣り合うことを特徴とする請求項11記載の液晶表示装置。
[請求項13]
 列方向に隣り合う2つの画素領域の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該2つの画素領域の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とが異なり、かつ互いに逆極性のデータ信号が供給されることを特徴とする請求項12記載の液晶表示装置。
[請求項14]
 行方向に隣り合う2つの画素領域の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該2つの画素領域の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とに、互いに逆極性のデータ信号が供給されることを特徴とする請求項11記載の液晶表示装置。
[請求項15]
 奇数番目のフレームでは、2つの画素領域行の一方に対応する2本の走査信号線のうち1本と、他方に対応する2本の走査信号線のうち1本とが同時選択され、
 偶数番目のフレームでは、上記2つの画素領域行の一方に対応する2本の走査信号線のうち残る1本と、他方に対応する2本の走査信号線のうち残る1本とが同時選択されることを特徴とする請求項11記載の液晶表示装置。
[請求項16]
 同一データ信号線に供給されるデータ信号の極性が2フレームごとに反転することを特徴とする請求項15記載の液晶表示装置。
[請求項17]
 連続する2フレームそれぞれでは、2つの画素領域行の一方に対応する2本の走査信号線のうち1本と、他方に対応する2本の走査信号線のうち1本とが同時選択され、
 上記2フレームに続く連続する2フレームそれぞれでは、上記2つの画素領域行の一方に対応する2本の走査信号線のうち残る1本と、他方に対応する2本の走査信号線のうち残る1本とが同時選択されることを特徴とする請求項11記載の液晶表示装置。
[請求項18]
 同一データ信号線に供給されるデータ信号の極性が1フレームごとに反転することを特徴とする請求項17記載の液晶表示装置。
[請求項19]
 各水平走査期間に、データ信号線に一定電位が供給されるプリチャージ期間が設けられ、
 同時選択中のプリチャージ期間に、上記2つの画素領域行に対応する4本の走査信号線のうち同時選択されていない各走査信号線がON・OFFされることを特徴とする請求項11記載の液晶表示装置。
[請求項20]
 各水平走査期間に、データ信号線に一定電位が供給されるプリチャージ期間が設けられ、
 同時選択までのプリチャージ期間に、上記2つの画素領域行に対応する4本の走査信号線それぞれが同期してON・OFFされることを特徴とする請求項11記載の液晶表示装置。
[請求項21]
 請求項1~3のいずれか1項に記載のアクティブマトリクス基板を備え、
 2つの画素領域行の一方に対応する2本の走査信号線の一方と、上記2つの画素領域行の他方に対応する2本の走査信号線の一方とが同時選択されることで、2つの画素領域行に同時にデータ信号が書き込まれることを特徴とする液晶表示装置。
[請求項22]
 上記2つの画素領域行が互いに隣り合うことを特徴とする請求項21記載の液晶表示装置。
[請求項23]
 列方向に隣り合う2つの画素領域の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該2つの画素領域の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とが異なり、かつ互いに逆極性のデータ信号が供給されることを特徴とする請求項22記載の液晶表示装置。
[請求項24]
 行方向に隣り合う2つの画素領域の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該2つの画素領域の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とに、互いに逆極性のデータ信号が供給されることを特徴とする請求項21記載の液晶表示装置。
[請求項25]
 各水平走査期間に、データ信号線に一定電位が供給されるプリチャージ期間が設けられ、
 同時選択中のプリチャージ期間に、上記2つの画素領域行に対応する4本の走査信号線のうち同時選択されていない各走査信号線がON・OFFされることを特徴とする請求項21記載の液晶表示装置。
[請求項26]
 各水平走査期間に、データ信号線に一定電位が供給されるプリチャージ期間が設けられ、
 同時選択までのプリチャージ期間に、上記2つの画素領域行に対応する4本の走査信号線それぞれが同期してON・OFFされることを特徴とする請求項21記載の液晶表示装置。
[請求項27]
 請求項1~3のいずれか1項に記載のアクティブマトリクス基板を備えた液晶パネル。
[請求項28]
 請求項27記載の液晶パネルとドライバとを備えることを特徴とする液晶表示ユニット。
[請求項29]
 請求項28記載の液晶表示ユニットと光源装置とを備えることを特徴とする液晶表示装置。
[請求項30]
 請求項29記載の液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とするテレビジョン受像機。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]

[ 図 14]

[ 図 15]

[ 図 16]

[ 図 17]

[ 図 18]

[ 図 19]

[ 図 20]

[ 図 21]

[ 図 22]

[ 図 23]

[ 図 24]

[ 図 25]

[ 図 26]

[ 図 27]

[ 図 28]

[ 図 29]

[ 図 30]

[ 図 31]

[ 図 32]

[ 図 33]

[ 図 34]

[ 図 35]

[ 図 36]

[ 図 37]

[ 図 38]

[ 図 39]

[ 図 40]

[ 図 41]

[ 図 42]

[ 図 43]

[ 図 44]

[ 図 45]

[ 図 46]

[ 図 47]

[ 図 48]

[ 図 49]

[ 図 50]

[ 図 51]

[ 図 52]