Processing

Please wait...

Settings

Settings

Goto Application

1. WO2011003309 - CLOCK UNIT REALIZATION METHOD AND CLOCK UNIT DEVICE

Publication Number WO/2011/003309
Publication Date 13.01.2011
International Application No. PCT/CN2010/073386
International Filing Date 31.05.2010
IPC
H04J 3/06 2006.01
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
JMULTIPLEX COMMUNICATION
3Time-division multiplex systems
02Details
06Synchronising arrangements
CPC
H03L 7/22
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
7Automatic control of frequency or phase; Synchronisation
06using a reference signal applied to a frequency- or phase-locked loop
16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
22using more than one loop
Applicants
  • 中兴通讯股份有限公司 ZTE CORPORATION [CN]/[CN] (AllExceptUS)
  • 李鑫 LI, Xin [CN]/[CN] (UsOnly)
  • 曹志刚 CAO, Zhigang [CN]/[CN] (UsOnly)
Inventors
  • 李鑫 LI, Xin
  • 曹志刚 CAO, Zhigang
Agents
  • 北京安信方达知识产权代理有限公司 AFD CHINA INTELLECTUAL PROPERTY LAW OFFICE
Priority Data
200910158548.810.07.2009CN
Publication Language Chinese (ZH)
Filing Language Chinese (ZH)
Designated States
Title
(EN) CLOCK UNIT REALIZATION METHOD AND CLOCK UNIT DEVICE
(FR) PROCÉDÉ DE RÉALISATION D'UNE UNITÉ D'HORLOGE ET DISPOSITIF À UNITÉ D'HORLOGE
(ZH) 一种实现时钟单元的方法及时钟单元装置
Abstract
(EN)
A clock unit realization method and a clock unit device are disclosed by the present invention, which solve the problem that the stability of using analog phase locked loop is not high and the cost of using chips is too high. The method includes: performing count phase discrimination processing on a reference clock signal and a local clock signal to obtain a phase discrimination value by using a global working clock, performing the frequency division factor adjustment processing on the global working clock by using the phase discrimination value, performing the frequency division processing on the clock signal, which is obtained by performing frequency division processing on the global working clock, to obtain a local clock signal by using the first frequency division factor. Performing frequency division processing on the global working clock to obtain the local clock signal by using the frequency division factor which is obtained based on the phase discrimination value, the present invention can realize phase locked loop tracking synchronization, thereby improving the stability, and reducing the cost.
(FR)
La présente invention concerne un procédé de réalisation d'une unité d'horloge et un dispositif à unité d'horloge qui permettent de surmonter le manque de stabilité provoqué par l'utilisation d'une boucle à verrouillage de phase analogique ainsi que d'éviter le coût trop élevé des puces. Ledit procédé consiste : à effectuer un traitement de discrimination de phase de décompte sur un signal d'horloge de référence et sur un signal d'horloge locale afin d'obtenir une valeur de discrimination de phase au moyen d'une horloge au fonctionnement global ; à effectuer un traitement de réglage de facteur de répartition en fréquence sur ladite horloge au fonctionnement global au moyen de la valeur de discrimination de phase ; à effectuer un traitement de répartition en fréquence sur le signal d'horloge obtenu par la réalisation d'un traitement de répartition en fréquence sur l'horloge au fonctionnement global, afin d'aboutir à un signal d'horloge locale grâce au premier facteur de répartition en fréquence. Puisque le traitement de répartition en fréquence est effectué sur l'horloge au fonctionnement global afin d'obtenir le signal d'horloge locale au moyen du facteur de répartition en fréquence obtenu sur la base de la valeur de discrimination de phase, la présente invention permet la synchronisation du suivi d'une boucle à verrouillage de phase, ce qui améliore la stabilité et limite les coûts.
(ZH)
本发明公开了一种实现时钟单元的方法及时钟单元装置,解决现有技术中采用模拟锁相环稳定性不高、采用芯片成本太大的问题,该方法包括:采用全局工作时钟对参考时钟信号和本地时钟信号进行计数鉴相处理得到鉴相值,采用鉴相值对全局工作时钟进行分频系数调整处理,通过第一分频系数对全局工作时钟进行分频处理后得到的时钟信号进行分频处理得到本地时钟信号。本发明采用根据鉴相值得到的分频系数对全局工作时钟进行分频处理,进而得到本地时钟信号实现锁相环跟踪同步,因此可以提高稳定性,并降低成本。
Latest bibliographic data on file with the International Bureau