Processing

Please wait...

PATENTSCOPE will be unavailable a few hours for maintenance reason on Saturday 31.10.2020 at 7:00 AM CET
Settings

Settings

Goto Application

1. WO2011003101 - HIGH SPEED DIVIDE-BY-TWO CIRCUIT

Publication Number WO/2011/003101
Publication Date 06.01.2011
International Application No. PCT/US2010/040979
International Filing Date 02.07.2010
IPC
H03K 3/356 2006.01
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
3Circuits for generating electric pulses; Monostable, bistable or multistable circuits
02Generators characterised by the type of circuit or by the means used for producing pulses
353by the use, as active elements, of field-effect transistors with internal or external positive feedback
356Bistable circuits
CPC
H03K 3/35613
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
3Circuits for generating electric pulses; Monostable, bistable or multistable circuits
02Generators characterised by the type of circuit or by the means used for producing pulses
353by the use, as active elements, of field-effect transistors with internal or external positive feedback
356Bistable circuits
356104using complementary field-effect transistors
356113using additional transistors in the input circuit
35613the input circuit having a differential configuration
Applicants
  • QUALCOMM INCORPORATED [US]/[US] (AllExceptUS)
  • CHAN, Ngar, Loong, Alan [CN]/[US] (UsOnly)
  • WANG, Shen [CN]/[US] (UsOnly)
Inventors
  • CHAN, Ngar, Loong, Alan
  • WANG, Shen
Agents
  • XU, Jiayu
Priority Data
12/496,87502.07.2009US
Publication Language English (EN)
Filing Language English (EN)
Designated States
Title
(EN) HIGH SPEED DIVIDE-BY-TWO CIRCUIT
(FR) CIRCUIT DIVISEUR PAR DEUX À GRANDE VITESSE
Abstract
(EN)
A high frequency divider (124) involves a plurality of differential latches (142,143). Each latch includes a pair of cross-coupled P-channel transistors (158,159 and 161,162) and a variable resistance element (163,164). The latch is controlled to have a lower output resistance at high operating frequencies by setting a multi-bit digital control value (CONTROLA) supplied to the variable resistance element. Controlling the latch to have a reduced output resistance at high frequencies allows the 3 dB bandwidth of the latch to be maintained over a wide operating frequency range. The variable resistance element is disposed between the two differential output nodes (146,147 or 152,153) of the latch such that appreciable DC bias current does not flow across the variable resistance element. As a consequence, good output signal voltage swing is maintained at high frequencies, and divider current consumption does not increase appreciably at high frequencies as compared to output signal swing degradation and current consumption increases in a conventional differential latch divider.
(FR)
Diviseur à fréquence élevée (124) comprenant une pluralité de montages de verrouillage différentiels (142,143). Chaque montage de verrouillage comporte une paire de transistors à canal P interconnectés (158,159 et 161,162) et un élément à résistance variable (163,164). Chaque montage de verrouillage est commandé de façon à présenter une résistance de sortie plus faible aux fréquences de fonctionnement élevées par réglage d'une valeur de commande numérique multibit (CONTROLA) appliquée à l'élément à résistance variable. La commande de chaque montage de verrouillage de façon à ce qu'il présente une résistance de sortie réduite aux fréquences élevées permet le maintien de sa largeur de bande de 3 dB sur une large plage de fréquences de fonctionnement. L'élément à résistance variable est placé entre les deux nœuds de sortie différentiels (146,147 ou 152,153) du montage de verrouillage de façon à empêcher le passage d'un courant de polarisation continu appréciable à travers l'élément à résistance variable. Il est ainsi possible de maintenir une bonne excursion de tension du signal de sortie aux fréquences élevées, et d'éviter une augmentation sensible de la consommation de courant par le diviseur aux fréquences élevées, contrairement aux diviseurs à montages de verrouillage différentiels classiques qui connaissent une dégradation de l'excursion de tension du signal de sortie et une consommation de courant accrue.
Latest bibliographic data on file with the International Bureau