Processing

Please wait...

Settings

Settings

Goto Application

1. WO2011002031 - SUBSTRATE FOR MOUNTING COMPONENTS, AND SEMICONDUCTOR MODULE

Document

明 細 書

発明の名称 素子搭載用基板および半導体モジュール

技術分野

0001  

背景技術

0002   0003   0004   0005   0006   0007   0008   0009  

先行技術文献

特許文献

0010  

発明の概要

発明が解決しようとする課題

0011  

課題を解決するための手段

0012  

発明の効果

0013   0014   0015  

図面の簡単な説明

0016  

発明を実施するための最良の形態

0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052  

産業上の利用可能性

0053  

符号の説明

0054  

請求の範囲

1   2   3   4   5   6   7   8   9   10   11   12  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13   14  

明 細 書

発明の名称 : 素子搭載用基板および半導体モジュール

技術分野

[0001]
 本発明は素子搭載用基板および素子搭載用基板に半導体素子を搭載した半導体モジュールに関するものである。

背景技術

[0002]
 近年、携帯電話、小型コンピュータ等は、より小型が求められ、それに伴って半導体装置や半導体モジュールは、軽薄短小になっている。そしてそれらの半導体装置や半導体モジュールを組み込んだセットは、限られた小さな体積の中に沢山のICが組み込められることから、放熱の問題が発生している。更には、半導体装置や半導体モジュールも小さな体積の中で、より多くの機能、より大電流を目指しているため、放熱の問題が発生している。
[0003]
 以下に、図7を参照しながら従来の構造について説明する。
[0004]
 図7は、金属コアを備えた素子搭載用基板を採用した半導体装置100を図示したものである。図7(A)は半導体装置の平面図であり、図7(B)はその半導体装置のA-A’線に沿った断面図である。この素子搭載用基板は、核となる中心に金属コア101を採用し、その表面側は絶縁樹脂102Aにより、裏面側は絶縁樹脂102Bにより被覆されており、さらにその絶縁樹脂102A、102B上にそれぞれ導電パターン103A、103Bが設けられたものである。この場合、表裏にそれぞれ絶縁樹脂層102A、102Bと導電パターン103A,103Bが形成された2層構造であるが、更に4層、6層・・・と導電パターンを積層する場合もある。
[0005]
 そしてこの素子搭載用基板には、導電パターン103Aに対応して形成された半田ボール106を介してLSI等の半導体素子104が固着され、素子搭載用基板の周囲を残して、半導体素子104を覆うように絶縁樹脂膜105により封止されることで半導体装置100が形成される。このように、金属コアを備えた素子搭載用基板を採用した半導体装置100では、半導体素子104から発せられる熱が金属コア101を通して拡散することにより、半導体素子04の温度を低下させる効果がある。
[0006]
 図7は、半導体装置100全体の厚みを極力薄くするために、半導体素子104をフェイスダウンして実装している。この場合、半導体素子104から発せられる熱は、
半田ボール106と導電パターン103Aを介して金属コア101へと放出されることになるので、半導体素子104の温度は低下しにくい。つまり、半導体素子104からの熱流が、ネック部分である半田ボール106で規制されてしまうため、半導体素子104の温度は低下しにくいのである。
[0007]
 ここで、図8に半導体素子を実装した半導体装置(半導体モジュール)を示す。
[0008]
 図8(A)は、半導体素子104がフェイスアップで実装された半導体モジュール100Aの構造を示している。フェイスアップ実装であるため、半導体モジュール100A自体は、金属細線107の高さ分だけ厚くなってしまう。しかし半導体素子104の裏面が素子搭載用基板に半田ボールで接続される場合と比較して大面積で固着されるため、半導体素子104の温度は、図7の半導体素子の実装の場合に比べると大幅に低下する。
[0009]
 図8(B)は、絶縁樹脂膜105で覆われていない半導体モジュール100Bを示し、素子搭載用基板の上には、半導体素子やチップコンデンサ等の受動素子等が実装されている。本図では、半導体素子104は、金属細線を用いているが、図7の如く、バンプを介して固着されても良い。

先行技術文献

特許文献

[0010]
 WO2008/069260
       特開2004-31732号公報
       特開昭63-72180号公報

発明の概要

発明が解決しようとする課題

[0011]
 前述したように、基板を採用する薄型パッケージやモジュールに於いて、放熱性が求められる場合、金属コア基板を採用することが好ましい。しかし金属コアとしては、主にCuが採用され、しかもその厚みが250μm~500μm程度である。よって2層、4層の導電パターンにしても厚みが、1mm程度であるため、容易に金属コアが塑性変形してしまう。また金属は、一旦、塑性変形すると、再度逆方向に変形を加えないと元に戻ることができないため、製造工程での歩留りの低下を招く。また完成品にあっては、信頼性の低下を招くことになる。更に絶縁樹脂とCuの熱膨張係数αの違いが、反りの原因とも成る。図8において曲線的な矢印で示すような方向に反りを生じてしまう。しかも、それぞれの熱膨張係数は、絶縁性樹脂膜が10~15ppm、基板は、X,Y方向が13~15ppm、Z方向が23~33ppm、Siは2.5ppmと材料によって夫々が違うため、半導体素子自体の信頼性が低下する。よって基板は、できる限り平坦性を維持できるものが望まれる。

課題を解決するための手段

[0012]
 本発明は上記課題に鑑みてなされたものであり、金属を主材料とする金属コアと、前記金属コアの一方の主表面に形成された第1のセラミック膜と、前記金属コアの他の主表面に形成された第2のセラミック膜と、前記第1のセラミック膜の表面に形成された第1の絶縁樹脂膜と、前記第2のセラミック膜の表面に形成された第2の絶縁樹脂膜と、前記第1の絶縁樹脂膜の表面に設けられた第1の導電パターンと、前記第2の絶縁樹脂膜の表面に設けられた第2の導電パターンと、を備えた素子搭載用基板であって、
 前記第1のセラミック膜および前記第2のセラミック膜は、前記金属コアよりも熱膨張係数が小さくかつ、剛性が高いことを特徴とする素子搭載用基板である。

発明の効果

[0013]
 前述したように、金属を主材料とする金属コアの表および裏の実質全域に形成される第1のセラミック膜および第2のセラミック膜を設けることで、金属コア基板の延性を阻止するとともに、第1のセラミック膜の表側および第2のセラミック膜の裏側の実質全域に被覆された第1の絶縁樹脂膜および第2の絶縁樹脂膜を設けることにより、このセラミック膜の脆弱性を保護することができる。
[0014]
 また金属コアを中心にセラミックスと絶縁性樹脂が表と裏に、実質対象的に形成されているので、素子搭載用基板の反りも抑制できる。
[0015]
 よってこの素子搭載用基板に実装されてなる半導体モジュール、半導体装置は、フラット性が向上されると同時に、放熱性の向上が実現できる。

図面の簡単な説明

[0016]
[図1] 本発明の第1の実施形態に係る素子搭載用基板の図面である。
[図2] 本発明の第2の実施形態に係る素子搭載用基板の図面である。
[図3] 本発明の一実施形態に係る素子搭載用基板および半導体モジュールの図面である。
[図4] 本発明の一実施形態に係る素子搭載用基板および半導体モジュールの図面である。
[図5] 本発明の一実施形態に係る素子搭載用基板および半導体モジュールの図面である。
[図6] 本発明の一実施形態に係る素子搭載用基板および半導体モジュールの図面である。
[図7] 従来の半導体装置の図である。
[図8] 従来の半導体装置の図である。
[図9] 本発明の製造方法を説明する図である。
[図10] 本発明の製造方法を説明する図である。
[図11] 本発明の製造方法を説明する図である。
[図12] 本発明の製造方法を説明する図である。
[図13] 本発明の一実施形態に係る素子搭載用基板の図面である。
[図14] アルミナ膜の表面を観察する方法を説明する斜視図である。
[図15] アルミナ膜の表面を観察したSEM写真である。

発明を実施するための最良の形態

[0017]
 以下、本発明について説明するが、まず、本願の概要について説明する。
[0018]
 素子搭載用基板1は、金属コア2と、金属コア2の表面に形成されたセラミック膜CEaおよび裏面に形成されたセラミック膜CEbとからなる金属コア基板Mを有する。セラミック膜CEは、金属コア2にセラミック材料を貼り付けたものでも、金属コア2を化学処理することにより形成されたものでも良い。セラミック膜CEaの表面には絶縁樹脂膜4Aが、セラミック膜CEbの表面には絶縁樹脂膜4Bが形成される。更に絶縁樹脂膜4Aの表面には導電パターン5Aが、絶縁樹脂膜4Bの表面には導電パターン5Bが形成される。
[0019]
 ここで示した素子搭載用基板は、表裏を含めて2層の導電パターンの構造であるが、前記絶縁樹脂膜と導電パターンを繰り返し積層される、4、6層・・・の多層基板であっても良い。
[0020]
 金属は、塑性変形が生じたら元に戻らない性質がある。そのため、金属コアとして金属を採用しフラット性を向上させるために、本発明では、両側にセラミック膜CEを配置している。セラミック膜CEは剛性が高く変形が生じにくいため、金属コアの塑性変形による反りを防止できる。一方で、セラミックス独自の脆弱性は、絶縁樹脂膜を表側と裏側に配置することで解決している。
[0021]
 更に、断面から見ると、素子搭載用基板は、金属コアを中心にして、表面と裏面に対称的に、同一材料、同一膜厚でセラミック膜および絶縁樹脂層を配置している。そのため、表側と裏側の延び方が同一となり、この点からも、反りの防止を可能としている。
[0022]
 コア材料として用いられる金属としては、例えばCuまたはAlを主材料とするものが挙げられる。Cuを主材料としたものは放熱性に優れるため、大電流を扱うパワー系モジュールに好適である。一方、Alを主材料としたものも、Cuには劣るが、放熱性に優れる。特にAlの場合、Cuよりも重量が軽く、しかも自己酸化、自己生成で成膜する膜(酸化アルミニウム、アルミナ膜)は、耐性、剛性に優れるため、フラット性と放熱性を一度に求められる場合、好適である。
[0023]
 セラミック膜としてはアルミナ膜が望ましい。金属材料としてAlを主原料としたものを用いた場合は、例えば陽極酸化法などで自己生成的にアルミナ膜を形成することができる。陽極酸化法で形成したアルミナ膜は、一般的にγアルミナは非晶質膜である。アルミナ膜としては、さらには、αアルミナが望ましい。αアルミナはその結晶構造から、化学的安定性・機械的強度に優れ、電気絶縁抵抗が大きい。アルミナを形成する方法の1つとして液中プラズマ法がある。その液中プラズマ法で形成したアルミナ膜は微細結晶構造であるため脆性が低く、また、例えば陽極酸化法で形成した場合のアルミナ膜に形成されるような多孔層が生じないため、切断時に微小アルミナ片が発生しにくい。そこで、金属材料の表面に形成するセラミック膜として、多孔層の無いアルミナを用いることにより、この後の工程での貫通孔の形成または個片化の際にセラミック片の散在を抑制することができ、製造歩留まりを上げることが出来る。
[0024]
 さらに望ましくは、セラミック膜の膜厚はコア材料として用いられる金属材料の膜厚よりも厚いことが望ましい。セラミック膜の膜厚を大きくすることにより、セラミック基板の特徴である良好な高周波特性を享受することができることに加えて、セラミック膜間にセラミック膜よりも薄い金属材料を存在させることにより、耐衝撃性に優れた基板を供給することができる。内層の金属材料は50μm以上であることが望ましい、これよりも薄いと、耐衝撃性を得ることができない。また、内層の金属材料は500μm以下であることが望ましい。これよりも厚くなると、素子搭載用基板全体の厚みが大きくなるため望ましくない。
[0025]
 素子搭載用基板1には貫通孔3が形成されている。セラミック膜CEを前述した自己生成的な手段で形成する場合には、貫通孔3の側壁にセラミック膜CEを容易に形成することが可能である。
[0026]
 具体的な構造について、図1を用いて説明する。
[0027]
 図1(A)は本発明の素子搭載用基板の第1の実施形態であり図1(B)のA-A線に沿った断面から見たときの素子搭載用基板の構成を説明するための分解断面図であり、図1(B)は本発明の素子搭載用基板を平面的に見た透視図である。また、図2は本発明の素子搭載用基板の第2の実施形態であり、図2(A)は本発明の素子搭載用基板の図2(B)A-A線に沿った断面から見たときの素子搭載用基板の構成を説明するための分解断面図であり、図2(B)は本発明の素子搭載用基板を平面的に見た透視図である。
[0028]
 図1に示した第1の実施形態と図2に示した第2の実施形態との違いについて述べる。図1に示した第1の実施形態では、素子搭載用基板1の全域または若干のマージンMGを除いて実質全域に渡り一枚の金属コア基板Mが設けられている。そして、上下のコンタクトは一枚の金属コア基板Mの一部に貫通孔3が設けられ、その部分を介してコンタクトされている。詳細は、図3を参照して後述する。
[0029]
 一方、図2に示した第2の実施形態では、全域またはマージンMGを除いて金属コア基板Mが設けられており、前記金属コア基板Mは、図1に示したような一枚ではなく、複数片の金属コア基板MA、MB・・・から成る。この複数の金属コア基板は、アイランド状に分離されて、実質同一平面に配置されている。そして素子搭載用基板の表と裏の電極の引き出しは、2つの金属コアMA、MBの間の貫通孔3を介して接続されている。詳細は、図6を参照して後述する。
[0030]
 図1および図2に示したどちらの構造であっても、真ん中には金属コア2がある。この金属コア2は、金属もしくは金属合金等で、厚さは、50μm~500μm程度である。金属コアは、CuまたはCuを主材料としたもの、もしくはAlまたはAlを主材料としたものである。(ここで「金属を主材料とする」とは、殆どが金属材料で、その中にppmオーダーで不純物が入っており、特性を改良したものである。)
 軽薄短小で放熱性が求められるセットに使われる際は、金属コア2の材料としてはAlまたはAlを主材料とするものが良い。Cuと比較して熱伝導性は若干悪いが、Al材料は軽量であり、またAl材料は硬質、剛性を持つセラミック膜を自己生成的に形成することが可能であるからである。この自己生成的に形成されるセラミック膜とは、化学的処理により形成される金属材料の反応生成物であり、例えば、陽極酸化処理により形成されるアルミナ膜である。アルミナ膜は、硬度が高く、その膜厚により剛性を高めることができる。
[0031]
 金属コア2の表面に形成されたセラミック膜CEaの表面に絶縁樹脂膜4Aが、金属コア2の裏面に形成されたセラミック膜CEbの表面には絶縁樹脂膜4Bが形成される。セラミック膜CEは、脆く欠けたりするため、絶縁樹脂膜4でその表面を被覆し、その欠点を解決している。素子搭載用基板1はセラミック膜CEで剛性を高めたため、この絶縁樹脂膜4には、フィラーが混入されなくても良い。絶縁樹脂膜4にガラス繊維等が織り込まれたり、フィラーが混入されたりすると、ダイシングの際にごみとして発生する恐れがある。
[0032]
 図1および図2に図示されている最外周に点線で示された四角(枠)は素子搭載用基板1の外形で、図4(A)および図6(C)に示すダイシングラインDC1に相当する。前記セラミック膜CEは、ダイシングラインDC1の内側に配置され、素子搭載用基板1の端面に直接に金属コア2が露出しないことで、絶縁耐圧を向上させている。
[0033]
 図4(B)に示すように、素子搭載用基板の個片の側面にセラミック膜CEを形成することなく、金属コア基板を直接ダイシングする場合には、図1(B)に示す太い一点鎖線(DC2)で示された領域でダイシングされる。この場合には、素子搭載用基板1の端面に直接金属コア基板Mが露出する構造になる。この構造では、素子搭載用基板の端面に直接金属コア基板が露出しているので、放熱性に優れる。
[0034]
上述の絶縁樹脂膜4Aの表面には導電パターン5Aが形成され、絶縁樹脂膜4Bの表面には、導電パターン5Bが形成される。導電パターン5Aは、半導体素子を載せるアイランド、半導体素子や受動素子等と接続される電極、アイランドまたは電極と一体で延在される配線等から成る。また導電パターン5Bは、メインは外部電極であるが、前記アイランド、電極、配線等が設けられても良い。
[0035]
 尚、図1には、金属コアを除いた配線層は配線層5Aと配線層5Bである2層メタル配線構造が示されているが、絶縁樹脂膜と導電パターンを表と裏に夫々繰り返して積層し、4層、6層、8層・・・と形成した構造であっても良い。
[0036]
 図3は図1(A)および図1(B)で示した構造の一例をさらに具体的に説明したものである。図3(A)は透視図、図3(B)は図3(A)のA-A断面図、図4(A)および図4(B)はダイシングする際の金属コア基板の状態を説明する図、図5(A)は、素子搭載用基板内に素子ELが埋め込まれた様子を示した断面図である。
[0037]
 図3で示す実施例では、図3(B)に示すように、導電パターンは4層で、図3(A)に示すように、一枚の金属コア基板Mに、例えば貫通孔3が4つ設けられている。素子搭載用基板には開口部OPに素子ELが埋め込まれている。この素子ELは、半導体ベアチップでも良いし、複数の半導体素子、受動素子が1パッケージと成ったSIPでも良い。特にSIPでは、金属コア基板の電極と接続すべき端子数が減少するため、信頼性が向上する。例えばICベアチップとトランジスタが夫々ベアで埋め込まれると、ICの端子の数とトランジスタの3端子が接続として必要になる。しかし図5(B)のように複数の素子が1パッケージで封止されたものを埋め込めば、そのパッケージと金属コア基板との接続すべき端子数は減少する。この埋め込まれた素子ELは、図3(A)に示すように、センターから少しずらして配置される。図3(A)中に示した先端に矢印を備え互いに直交した一点鎖線は、素子搭載用基板の縦横のセンターラインであり、交点がそのセンターである。図からも判るように、素子ELはセンターである交点からずらして配置されている。
[0038]
 図4(A)は、分離方法を示すものである。各金属コア2は、板状の基板1枚からなり、この金属コアがマトリックス状に並べられている。そして縦方向に配置された実線の矢印がダイシングラインであり、ここでは、金属コア2が直接ダイシングされず、金属コア2の間に在る絶縁樹脂膜4がダイシングされて分離されている。こうすることで、金属コア2は、例えばその断面は、図1(A)及び図2(B)に示すように素子搭載用基板1の側面に露出せず、しかも側面も含めて自己生成膜であるセラミック膜が形成されているため、耐電圧特性が向上する。
[0039]
 図4(B)は、図4(A)とは別の実施例の分離方法を示すものである。本実施例では、外側の実線が1枚の金属コア基板Mを示す。本来4枚の素子搭載用基板が実現できるエリアを予め1枚の金属基板で用意し、金属コア基板M自体を後から直接ダイシングする。この場合、図4(A)の実施例のようにあらかじめ金属コア基板Mを分離しておく必要がないため製造方法として簡略できる。また、ダイシング後の素子搭載用基板1の側面には金属コア2が露出しており、放熱性に優れる。
[0040]
 図6は本発明の他の実施例を示すものである。図6(A)は透視図、図6(B)は図6(A)のA-A断面図、図6(C)はダイシングする際の金属コア基板の状態を示す図、図6(D)は、素子搭載用基板内に素子ELが埋め込まれた様子を示した断面図である。
[0041]
 図6(A)に示すように、一枚の素子搭載用基板1の中に大小4枚の金属コア基板MA~MDが埋め込まれている。個片化された金属コア基板の間は、絶縁樹脂層4で埋め込まれている、本発明のポイントであるセラミック膜は、表面、裏面および側面を全て被覆しており、一枚一枚の金属コア基板Mの剛性を高めている。しかし隣接する金属コア基板Mの間は絶縁樹脂層4からなるため、どうしてもその部分で折れ曲がりやすい。そのため本発明では、お互い隣接する金属コア基板Mの間の絶縁樹脂膜4は、素子搭載用基板の一側辺から対向する側辺に到るまで延在されず、途中に金属コア基板Mが配置され、そこで遮断されるように構成されている。例えば金属コア基板MAと金属コア基板MBの間の絶縁樹脂膜4は、図6(A)内の矢印Aで示されるように金属コア基板MCで遮断される。同様に、金属コア基板MAと金属コア基板MCとの間の絶縁樹脂膜4は、矢印Bで示されるように金属コア基板MBで遮断される。金属コア基板MCと金属コア基板MDとの間の絶縁樹脂膜4、および、金属コア基板MBと金属コア基板MDとの間の絶縁樹脂膜4についても、それぞれ矢印Cおよび矢印Dで示されるように別の金属コア基板Mで遮断されている。図6(A)に示されるような素子搭載用基板の弱い部分は、金属コア基板Mの存在しない矢印の延在方向であるが、素子搭載基板の一側辺から対向する側辺までの途中に金属コア基板Mが入っているので、素子搭載用基板の一側辺から対向側辺まで一気に基板が割れたり、曲がったりすることが抑制される。
[0042]
 図6(A)に示される素子搭載用基板には、金属コア基板MCの一部が削除され、ベアチップまたはSIPから成る素子ELが、図6(D)に示されるように、その中に埋め込まれている。また3つの金属コア基板MA、MC、MDは、点丸で示す部分(絶縁樹脂を開口したコンタクトホール)で金属コア2が露出され、図6(B)に示すように、この孔を介して、基板上の配線と金属コア2とがコンタクトしている。
[0043]
 図6(C)の太い矢印は、ダイシングラインを示し、金属コア基板が、素子搭載用基板の側辺から内側に後退して配置されている事を示している。こうすることで、金属コア基板Mは、素子搭載用基板1の側面に露出せず、しかも側面も含めて自己生成膜であるセラミック膜が形成されているため、耐電圧特性が向上する。
 上述の図2において説明した構造が、金属コア基板を分離し、その分離部に貫通孔を形成してそこにビアを形成することにより、金属コア基板を貫通する孔を形成する必要が無いため、貫通孔の形成が容易であったのに対して、上述のように、本実施例によれば、金属コア基板をビアの中継として利用するため、電気的に分離が必要な箇所で金属コア基板を分離することが出来ることから、金属コア基板を貫通する孔を形成する必要がなく、またビアの深さが浅くなることから微細なビアが形成しやすくなる。
[0044]
 次に、図1(B)に示した素子搭載用基板の製造方法を図9から図13を用いて説明する。
[0045]
 図9(A)は素子搭載用基板の製造方法における金属コア基板Mの平面図であり、図9(B)は図9(A)のA-A断面図、図9(C)は図9(A)のB-B断面図である。
[0046]
 まず一つの素子搭載用基板1に設けられる板状の金属コア基板Mが、平面的に縦横に並べられ、夫々が縦と横に延在する連結片30A、30Bで一体と成っている。図9(A)に示した金属コア基板Mは次のように形成される。まず、金属シートまたは金属箔をプレスまたはエッチングすることにより金属コア2を形成する。次に、金属コア2の表面、裏面および側面に、図9(B)および図9(C)に示すように自己生成的にセラミック膜を形成する。以上によって、図9(A)に示す金属コア基板Mが形成される。このとき、図9(C)(図9(A)のB-B断面)に示すように貫通孔3が形成され、貫通孔3の内側側壁にもセラミック膜CEが形成されている。尚、後の回転ブレードによるダイシングまたはレーザのダイシング、プレスカット等で夫々の素子搭載用基板1に分離することを考えると、分離ラインに相当する連結片の部分には、自己生成膜が形成されない方が望ましい。
[0047]
 続いてセラミック膜の表面に絶縁樹脂膜を形成する。図10(A)は図9(B)に示した断面に絶縁樹脂膜4を形成した様子を示したものであり、図10(B)は図9(C)に示した断面に絶縁樹脂膜4を形成した様子を示したものである。
[0048]
 図10(A)および図10(B)でも示されているように、金属コア基板の表面と裏面は、フラットな状態となってセラミック膜および絶縁樹脂膜によってカバーされ、金属コア基板の側面および貫通孔3の側壁も同様にセラミック膜および絶縁樹脂膜によって被覆されている。
[0049]
 続いて、図11に示すように、スルーホールを形成する。図11(A)は平面図、図11(B)は図11(A)のA-A断面図、図11(C)は図11(A)のB-B断面図である。このスルーホールは、貫通孔3の側壁に形成されたセラミック膜および絶縁樹脂膜4を残して、貫通孔3よりも径の小さな第2の貫通孔3Aを形成することにより形成される。第2の貫通孔3Aを形成するエリアは絶縁樹脂膜だけで構成されているので、レーザ、ドリルまたはパンチングで簡単に形成できる。貫通孔3の側壁および金属コア基板の側壁は、金属コア基板の外側を、セラミック膜および絶縁樹脂膜とで2重で被覆されることになる。
[0050]
 更に、図12に示すように、第2の貫通孔3Aには、メッキ、導電ペーストまたははんだ等により導電性材料が埋め込まれる。こうすることでこの後形成する素子搭載用基板の表面の導電パターン5Aと裏面の導電パターン5Bが電気的に接続されることになる。導電パターン5Aと導電パターン5Bとの電気的接続は、第2の貫通孔3Aの側壁に導電膜が形成されることによりなされても良いし、Ag等の導電ペーストやめっき等が第2の貫通孔3A内に充填されても良い。
[0051]
 そして最後に、図示していないが、連結片に相当する部分で分離される。プレス、レーザダイス、または回転したブレードによるダイシングで行われる。完成した素子搭載用基板は図13に示されるとおりで、これは図9(A)および図11(A)に点線で示された部分に相当する。完成した素子搭載用基板の端面は絶縁樹脂層4が露出しているが、その一部に連結片30Aおよび30Bの側壁が顔を出す。素子搭載用基板の個片化時には、金属材料としては幅の狭い連結片部だけであるため、ブレード等の負荷も少なく、簡単に分離できる。
[0052]
 素子搭載用基板の上には半導体素子が実装され、半導体モジュールとなる。更には、半導体モジュールの半導体素子が絶縁樹脂で封止されて半導体装置となる。
 ここで、本願において採用するセラミック膜の膜構造の評価を行った結果を示す。
 まず、セラミック膜の一例であるアルミナ膜の膜厚方向を垂線とする平面におけるセラミック膜の膜構造を観察する方法を説明する。
 図14は、セラミック膜の一例であるアルミナ膜の膜厚方向を垂線とする平面におけるアルミナ膜の膜構造を観察する方法を説明する斜視図であり、図15は、膜構造を観察したSEM写真である。
 図14(A)に示すように、アルミニウム(Al)膜上にアルミナ(Al2O3)膜を形成したサンプルを用意する。そのサンプルのうち、アルミナ膜をFIB(Focused Ion Beam:集束イオンビーム)を用いて切り出し、アルミナ膜中の膜厚方向を垂線とする平面を表面に露出させる。そして、図14(B)に示すように、その表面を矢印方向からSEM写真を撮影する。
 図15が、そのSEM写真である。図15(A)及び(B)は、液中プラズマ法を用いて形成したアルミナ膜のSEM写真であり、図15(C)はその比較のために撮影した陽極酸化法によって形成したアルミナ膜のSEM写真である。なお、図15(B)は図15(A)の写真の倍率(1万倍)を大きくして撮影したものであり、図15(B)と図15(C)は同じ倍率(10万倍)で撮影したものである。
 図15(C)に示すように、陽極酸化法を用いて形成したアルミナ膜には多数の孔が全面に形成されている多孔層が存在しているのに対して、液中プラズマ法を用いて形成したアルミナ膜には、全面に微細孔が形成されている多孔層が存在していないことがわかる。このことから、液中プラズマ法を用いて形成したアルミナ膜の方が緻密な膜であり剛性が高く、かつ、微小なアルミナ片が出にくいことがわかる。
 よって、液中プラズマ法によって形成したアルミナ膜は剛性が高いことから、膜厚を小さくすることができ、よって素子搭載用基板の全体的な厚みを薄くすることができる。

産業上の利用可能性

[0053]
 本発明は、金属製の基板の表裏面にセラミック膜を形成した材料をコア材料とした素子搭載用基板であるため、今後軽薄短小のセットに実装されて、高剛性と放熱性の両立を実現できる。

符号の説明

[0054]
1:素子搭載用基板
2:金属コア
3:貫通孔
4:絶縁樹脂
5:導電パターン
M:金属コア基板
MG:マージン
DC:ダイシングライン

請求の範囲

[請求項1]
金属を主材料とする金属コアと、
 前記金属コアの一方の主表面に形成された第1のセラミック膜と、
 前記金属コアの他の主表面に形成された第2のセラミック膜と、
 前記第1のセラミック膜の表面に形成された第1の絶縁樹脂膜と、
 前記第2のセラミック膜の表面に形成された第2の絶縁樹脂膜と、
 前記第1の絶縁樹脂膜の表面に設けられた第1の導電パターンと、
 前記第2の絶縁樹脂膜の表面に設けられた第2の導電パターンと、を備えた素子搭載用基板であって、
 前記第1のセラミック膜および前記第2のセラミック膜は、前記金属コアよりも熱膨張係数が小さいことを特徴とする素子搭載用基板。
[請求項2]
前記第1のセラミック膜の厚みが、前記金属コアの厚みよりも厚いことを特徴とする請求項1に記載の素子搭載用基板。
[請求項3]
前記第2のセラミック膜の厚みが、前記金属コアの厚みよりも厚いことを特徴とする請求項1または2に記載の素子搭載用基板。
[請求項4]
前記金属コアはAlを主原料とする金属から成り、前記第1のセラミック膜および前記第2のセラミック膜はAlの酸化膜を主成分とすることを特徴とする請求項1~3のうちいずれか1項に記載の素子搭載用基板。
[請求項5]
前記金属コアには貫通孔が設けられ、前記貫通孔の内壁が前記第1のセラミック膜または前記第2のセラミック膜と同一組成のセラミック膜で被覆されていることを特徴とする請求項1~4のうちいずれか1項に記載の素子搭載用基板。
[請求項6]
表面、裏面および前記表面と前記裏面の周囲に位置する側面を有する金属シートから成る金属コアと、
 前記金属コアの一部に設けられた第1の貫通孔と、
 前記金属コアの表面および裏面を被覆するとともに前記第1の貫通孔を充填する絶縁樹脂と、
 前記金属コアの表面を被覆する絶縁樹脂表面に設けられた第1の導電パターンと、
 前記金属コアの裏面を被覆する絶縁樹脂表面に設けられた第2の導電パターンと、
 前記第1の貫通孔の内側に設けられ、前記第1の貫通孔を埋めた前記絶縁樹脂の一部に設けられた第2の貫通孔と、
 前記第2の貫通孔に設けられ前記第1の導電パターンと前記第2の導電パターンとを電気的に接続する埋め込み部とを有する素子搭載用基板であって、
 前記金属コアの前記表面、前記裏面および前記第1の貫通孔の内壁には、前記金属コアの主成分を一成分とし、前記素子搭載用基板全体の剛性を向上させる生成膜を有することを特徴とした素子搭載用基板。
[請求項7]
表面、裏面および前記表面と前記裏面の周囲に位置する側面を有する金属シートが同一平面に複数枚配置されてなる金属コアと、
 前記金属コアの表面および裏面を被覆する絶縁樹脂と、
 前記金属コアの表側を被覆する絶縁樹脂の一部に設けられ、前記金属コアを形成する少なくとも一つの前記金属シートの表面が露出する第1のコンタクト孔と、
 前記第1のコンタクト孔を介して前記金属シートと電気的に接続する、前記金属コアの表側を被覆する絶縁樹脂の表面側に設けられた第1の導電パターンと、
 前記金属コアの裏面を被覆する絶縁樹脂の一部に設けられ、前記金属コアを形成する少なくとも一つの前記金属シートの裏面が露出する第2のコンタクト孔と、
 前記第2のコンタクト孔を介して前記金属シートと電気的に接続され、前記金属コアの裏面を被覆する絶縁樹脂の裏面側に設けられた第2の導電パターンとを有する素子搭載用基板であって、
 前記金属シートの表面および裏面には、前記金属シートの主成分を一成分とし、前記素子搭載用基板の剛性を向上させる生成膜を有する事を特徴とした素子搭載用基板。
[請求項8]
前記生成膜の厚みが、前記金属シートの厚みよりも厚いことを特徴とする請求項7に記載の素子搭載用基板。
[請求項9]
前記金属シートはAlを主原料とする金属からなり、前記生成膜は、Alの酸化膜を主成分とすることを特徴とする請求項7または8に記載の素子搭載用基板。
[請求項10]
前記金属コアには、貫通孔が設けられ、前記貫通孔には、ディスクリート素子またはIC素子が埋め込まれていることを特徴とする請求項9に記載の素子搭載用基板。
[請求項11]
前記貫通孔には、複数の半導体素子が封止されたSIP(system in package)が埋め込まれることを特徴とする請求項9に記載の素子搭載用基板。
[請求項12]
請求項1~11のうちいずれか1項に記載の素子搭載用基板と、
前記第1の導電パターンに電気的に接続されて実装された半導体素子とを備えることを特徴とする半導体モジュール。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]

[ 図 14]