WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010151417) VOLTAGE REGULATOR USING DEPLETION MODE PASS DRIVER AND BOOT-STRAPPED, INPUT ISOLATED FLOATING REFERENCE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/151417    International Application No.:    PCT/US2010/037556
Publication Date: 29.12.2010 International Filing Date: 05.06.2010
IPC:
G05F 1/00 (2006.01)
Applicants: LOWE, Brian [US/US]; (US)
Inventors: LOWE, Brian; (US)
Priority Data:
61/221,042 27.06.2009 US
Title (EN) VOLTAGE REGULATOR USING DEPLETION MODE PASS DRIVER AND BOOT-STRAPPED, INPUT ISOLATED FLOATING REFERENCE
(FR) RÉGULATEUR DE TENSION UTILISANT UN PILOTE EN MODE D'APPAUVRISSEMENT ET UNE RÉFÉRENCE FLOTTANTE ISOLÉE D'ENTRÉE, À AUTO-ÉLÉVATION
Abstract: front page image
(EN)Multiple embodiments of a linear voltage regulator are described that use a bipolar output transistor to deliver current and a regulated voltage to a load. The output transistor has low output impedance providing isolation from load induced noise. A first depletion mode FET drives the output transistor dependent on error amplifier output. VOUT is set with an offset voltage referenced to circuit ground generated with current through a single resistor set by VREF and the regulated output voltage. Output current can be limited with a second depletion mode FET that senses the voltage across the first FET. All circuitry except the output transistor and FET(s) are bootstrap powered from the regulated output voltage to isolate almost all circuit elements from noise present on the input power source.
(FR)L'invention porte, selon de multiples modes de réalisation, sur un régulateur de tension linéaire qui utilise un transistor de sortie bipolaire pour délivrer un courant et une tension régulée à une charge. Le transistor de sortie a une faible impédance de sortie, ce qui assure un isolement par rapport au bruit induit par la charge. Un premier FET en mode appauvrissement pilote le transistor de sortie, en fonction d'une sortie d'amplificateur d'erreur. VOUT est défini avec une tension de décalage référencée par rapport à la terre du circuit produite par un courant traversant un ensemble résistance unique défini par VREF et la tension de sortie régulée. Le courant de sortie peut être limité grâce à un deuxième FET en mode d'appauvrissement, qui capte la tension aux bornes du premier FET. Tous les éléments de circuit, à l'exception du transistor de sortie et du ou des FET, sont alimentés par auto-élévation, à partir de la tension de sortie régulée, pour isoler la presque totalité des éléments de circuit du bruit présent sur la source de puissance d'entrée.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)