WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/150443    International Application No.:    PCT/JP2010/001738
Publication Date: 29.12.2010 International Filing Date: 11.03.2010
H03L 7/187 (2006.01), H03L 7/093 (2006.01), H03L 7/099 (2006.01), H03L 7/10 (2006.01)
Applicants: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
SAWADA, Akihiro; (For US Only)
Inventors: SAWADA, Akihiro;
Agent: MAEDA, Hiroshi; Osaka-Marubeni Bldg.,5-7,Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053 (JP)
Priority Data:
2009-148810 23.06.2009 JP
(JA) PLL周波数シンセサイザ
Abstract: front page image
(EN)A voltage-controlled oscillator (11) produces an oscillation clock (CKout), and includes an inductor (100), a fine-control capacitor (101p), and a coarse-control capacitor (102p). A frequency divider (12) divides the oscillation clock (CKout), producing a divided clock (CKdiv). In coarse-control mode, a direct current voltage supply circuit (13) supplies direct current voltage (V13) to a control node (Ni), and also changes the voltage of the direct current voltage (V13) in response to the direct current in an oscillating voltage (VP). In coarse-control mode, a frequency band selection circuit (14) switches the capacitance of the coarse-control capacitor (102p) on the basis of the frequency difference between a reference clock and the divided clock, such that the oscillation frequency band of the voltage-controlled oscillator (11) is set to an oscillation frequency band that corresponds to a target frequency. In fine-control mode, an oscillation control circuit (15) adjusts a control voltage (VT) in response to the phase difference between the reference clock and the divided clock.
(FR)L'invention concerne un oscillateur commandé en tension (11) qui produit une horloge d'oscillation (CKout) et qui comprend un inducteur (100), un condensateur de réglage fin (101p) et un condensateur de réglage approximatif (102p). Un diviseur de fréquences (12) divise l'horloge d'oscillation (CKout), produisant ainsi une horloge divisée (CKdiv). En mode réglage approximatif, un circuit d'alimentation en tension de courant continu (13) fournit une tension de courant continu (V13) à un nœud de commande (Ni) et change également la tension de la tension de courant continu (V13) en réponse au courant continu en une tension oscillante (VP). En mode réglage approximatif, un circuit de sélection de bande de fréquences (14) commute la capacité du condensateur de réglage approximatif (102p) sur la base de la différence de fréquence entre une horloge de référence et l'horloge divisée, de telle manière que la bande de fréquences d'oscillation de l'oscillateur commandé en tension (11) est réglée sur une bande de fréquences d'oscillation qui correspond à une fréquence cible. En mode réglage fin, un circuit de commande d'oscillation (15) ajuste une tension de commande (VT) en réponse à la différence de phase entre l'horloge de référence et l'horloge divisée.
(JA) 電圧制御発振器(11)は、インダクタ(100)と、微調整コンデンサ(101p)と、粗調整コンデンサ(102p)とを含み、発振クロック(CKout)を生成する。分周器(12)は、発振クロック(CKout)を分周して分周クロック(CKdiv)を生成する。直流電圧供給回路(13)は、粗調整モードにおいて、直流電圧(V13)を制御ノード(Ni)に供給するとともに発振電圧(VP)の直流値に応じて直流電圧(V13)の電圧値を変化させる。周波数帯域選択回路(14)は、粗調整モードにおいて、電圧制御発振器(11)の発振周波数帯域が目標周波数に対応する発振周波数帯域に設定されるように、基準クロックと分周クロックとの周波数差に基づいて粗調整コンデンサ(102p)の容量値を切り替える。発振制御回路(15)は、微調整モードにおいて、基準クロックと分周クロックとの位相差に応じて制御電圧(VT)を増減させる。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)