WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010146752) SHIFT RESISTER, DISPLAY-DRIVING CIRCUIT, DISPLAYING PANEL, AND DISPLAYING DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/146752    International Application No.:    PCT/JP2010/001962
Publication Date: 23.12.2010 International Filing Date: 18.03.2010
IPC:
G09G 3/36 (2006.01), G02F 1/133 (2006.01), G09G 3/20 (2006.01), G11C 19/00 (2006.01), G11C 19/28 (2006.01)
Applicants: SHARP KABUSHIKI KAISHA [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522 (JP) (For All Designated States Except US).
FURUTA, Shige; (For US Only).
YOKOYAMA, Makoto; (For US Only).
SASAKI, Yasushi; (For US Only).
MURAKAMI, Yuhichiroh; (For US Only)
Inventors: FURUTA, Shige; .
YOKOYAMA, Makoto; .
SASAKI, Yasushi; .
MURAKAMI, Yuhichiroh;
Agent: HARAKENZO WORLD PATENT & TRADEMARK; Daiwa Minamimorimachi Building, 2-6, Tenjinbashi 2-chome Kita, Kita-ku, Osaka-shi, Osaka 5300041 (JP)
Priority Data:
2009-144748 17.06.2009 JP
Title (EN) SHIFT RESISTER, DISPLAY-DRIVING CIRCUIT, DISPLAYING PANEL, AND DISPLAYING DEVICE
(FR) REGISTRE À DÉCALAGE, CIRCUIT DE COMMANDE D'AFFICHAGE, PANNEAU D'AFFICHAGE ET DISPOSITIF D'AFFICHAGE
(JA) シフトレジスタ、表示駆動回路、表示パネル、表示装置
Abstract: front page image
(EN)Provided is a shift resister that is used in a display-driving circuit which simultaneously selects multiple signal lines using a simultaneous-selection signal (AONB signal); and that comprises, for each of the steps, a set-rest type flip-flop, and a signal generating circuit that selectively takes-in a signal according to the output of the flip-flop, and generates an output signal for its own step. The output signal of each of the steps (OUTn signal, for example) is activated while the above-mentioned simultaneous selection is being conducted, due to being activated by the activation of the simultaneous-selection signal; and the output (Qn signal) of the above-mentioned flip-flop will be inactivated (low) for a period of time both a set signal (SBn) and a reset signal (Rn) are active. In such a way, simultaneous selection of all the signal lines, and initialization of the shift register can be conducted quickly.
(FR)L'invention concerne un registre à décalage utilisé dans un circuit de commande d'affichage qui sélectionne simultanément des lignes de signaux multiples à l'aide d'un signal de sélection simultanée (signal AONB) ; et qui comprend, pour chacune des étapes, une bascule du type initialisation-réinitialisation et un circuit de génération de signaux qui prend sélectivement un signal selon la sortie de la bascule, et génère un signal de sortie pour sa propre étape. Le signal de sortie de chacune des étapes (signal OUTn, par exemple) est activé alors que la sélection simultanée susmentionnée est réalisée, puisqu'elle est activée par l'activation du signal de sélection simultanée ; et la sortie (signal Qn) de la bascule susmentionnée sera inactivée (faible) sur un intervalle de temps pendant lequel à la fois un signal d'initialisation (SBn) et un signal de réinitialisation (Rn) sont actifs. De cette manière, la sélection simultanée de toutes les lignes de signaux et l'initialisation du registre à décalage peuvent être réalisées rapidement.
(JA) 同時選択信号(AONB信号)を用いて複数の信号線の同時選択を行う表示駆動回路に用いられ、各段に、セットリセット型のフリップフロップと、該フリップフロップの出力に応じた信号を選択的に取り込んで自段の出力信号を生成する信号生成回路とを含むシフトレジスタであって、各段の出力信号(例えば、OUTn信号)は、同時選択信号のアクティブ化によりアクティブとなって上記同時選択が行われる間アクティブとされ、上記フリップフロップの出力(Qn信号)は、セット用信号(SBn)およびリセット用信号(Rn)がともにアクティブである期間に非アクティブ(Low)となる。こうすれば、全信号線の同時選択とシフトレジスタの初期化を速やかに行うことができる。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)