WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010146328) DATA PROCESSING APPARATUS AND METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/146328    International Application No.:    PCT/GB2010/000879
Publication Date: 23.12.2010 International Filing Date: 30.04.2010
IPC:
G06F 9/30 (2006.01), G06F 9/38 (2006.01), G06F 9/46 (2006.01)
Applicants: ARM LIMITED [GB/GB]; 110 Fulbourn Road Cherry Hinton Cambridge CB1 9NJ (GB) (For All Designated States Except US).
CRASKE, Simon, John [GB/GB]; (GB) (For US Only)
Inventors: CRASKE, Simon, John; (GB)
Agent: SCADDAN, Gareth, Casey; D Young & Co LLP 120 Holborn London EC1N 2DY (GB)
Priority Data:
0910661.8 19.06.2009 GB
Title (EN) DATA PROCESSING APPARATUS AND METHOD
(FR) APPAREIL ET PROCÉDÉ DE TRAITEMENT DE DONNÉES
Abstract: front page image
(EN)A data processing apparatus is described which comprises processing circuitry responsive to data processing instructions to execute integer data processing operations and floating point data processing operations, a first set of integer registers useable by the processing circuitry in executing the integer data processing operations, and a second set of floating point registers useable by the processing circuitry in executing the floating point data processing operations. The processing circuitry is responsive to an interrupt request to perform one of an integer state preservation function in which at least a subset of only the integer registers are copied to a stack memory, and a floating point state preservation function in which at least a subset of both the integer registers and the floating point registers are copied to the stack memory, the one of said integer state preservation function and the floating point state preservation function being selected by the processing circuitry in dependence on state information. In this way, it is possible to reduce the memory size requirement through reduced stack sizes, and to reduce the number of memory accesses required compared with the basic solution of always preserving floating point registers. As a result, power usage and interrupt latency can be reduced.
(FR)L'invention concerne un appareil de traitement de données qui comprend des circuits de traitement qui sont sensibles à des instructions de traitement de données afin d'exécuter des opérations de traitement de données de nombres entiers et des opérations de traitement de données de virgules flottantes, un premier ensemble de registres de nombres entiers utilisables par les circuits de traitement lors de l'exécution des opérations de traitement de données de nombres entiers et un second ensemble de registres de virgules flottantes utilisables par les circuits de traitement lors de l'exécution des opérations de traitement de données de virgules flottantes. Les circuits de traitement sont sensibles à une demande d'interruption pour effectuer une fonction de préservation d'état de nombre entier dans laquelle au moins un sous-ensemble uniquement des registres de nombres entiers est copié sur une mémoire de pile ou une fonction de préservation d'état de virgule flottante dans laquelle au moins un sous-ensemble des registres de nombres entiers et des registres de virgules flottantes est copié sur la mémoire de pile, la fonction de préservation d'état de nombre entier ou la fonction de préservation d'état de virgule flottante étant sélectionnée par les circuits de traitement en fonction des informations d'état. De cette manière, il est possible de réduire les exigences en matière de taille de la mémoire grâce à des tailles de pile réduites et de réduire le nombre d'accès mémoire requis par comparaison avec la solution de base qui consiste à toujours préserver les registres de virgules flottantes. Par conséquent, cela permet de réduire la consommation électrique et le temps de latence d'interruption.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)