WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/143489    International Application No.:    PCT/JP2010/057998
Publication Date: 16.12.2010 International Filing Date: 12.05.2010
G09F 9/00 (2006.01), G02F 1/1333 (2006.01), G02F 1/1345 (2006.01), G09G 3/20 (2006.01)
Applicants: SHARP KABUSHIKI KAISHA [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522 (JP) (For All Designated States Except US).
IMAI, Masahiro; (For US Only).
NAKANE, Noriyuki; (For US Only)
Inventors: IMAI, Masahiro; .
NAKANE, Noriyuki;
Agent: SHIMADA, Akihiro; Shimada Patent Firm, Manseian Building, 1-10-3, Yagi-cho, Kashihara-shi, Nara 6340078 (JP)
Priority Data:
2009-138923 10.06.2009 JP
(JA) 表示用駆動回路およびそれを備える基板モジュール
Abstract: front page image
(EN)Provided is a display drive circuit having input terminals applicable to two or more types of different interface specifications. Input terminals connected to parallel data wiring lines (173a) having a low frequency and a high amplitude among the input terminals of an LSI chip (140), i.e., a display drive circuit, and output terminals connected to display wiring lines (123) are disposed along one of the long sides of the LSI chip, and input terminals to which various types of wiring lines (173b), including a serial data wiring line, are connected are disposed along the other long side of the LSI chip. Since the input terminals are also disposed on the long side where the output terminals are disposed, the length of the long side of the LSI can be shortened compared with the length of the long side in the case where all the input terminals are disposed in a row, and manufacture cost can be reduced. Furthermore, by connecting the parallel data wiring lines having the low frequency and the high amplitude with the input terminals disposed on the long side where the output terminals are disposed, the display drive circuit also has effects of not easily generating noise even if the length of the wiring line is increased.
(FR)L'invention concerne un circuit de commande d'affichage ayant des bornes d'entrée applicables à deux types ou plus de spécifications d'interfaces différentes. Des bornes d'entrée connectées à des lignes de câblage de données parallèles (173a) ayant une fréquence faible et une amplitude élevée parmi les bornes d'entrée d'une puce LSI (140), c.-à-d., un circuit de commande d'affichage, et des bornes de sortie connectées à des lignes de câblage d'affichage (123) sont disposées le long d'un des côtés longs de la puce LSI, et des bornes d'entrée auxquelles divers types de lignes de câblage (173b), notamment une ligne de câblage de données série, sont connectés, sont disposées le long de l'autre côté long de la puce LSI. Etant donné que les bornes d'entrée sont également disposées sur le côté long où les bornes de sortie sont disposées, la longueur du côté long de la LSI peut être raccourcie par comparaison à la longueur du côté long dans le cas où toutes les bornes d'entrée sont disposées sur une rangée et le coût de fabrication peut être réduit. En outre, grâce à la connexion des lignes de câblage de données parallèles ayant la fréquence faible et l'amplitude élevée avec les bornes d'entrée disposées sur le long côté où les bornes de sortie sont disposées, le circuit de commande d'affichage a également des effets qui ne facilitent pas la génération du bruit même si la longueur de la ligne de câblage est augmentée.
(JA) 本発明は、2種類以上の異なるインターフェース仕様に対応する入力端子を有する表示用駆動回路に関する。 表示用駆動回路であるLSIチップ(140)の入力端子のうち、低周波高振幅であるパラレルデータ配線(173a)に接続される入力端子と、表示用配線(123)に接続される出力端子とを、LSIチップの一方の長辺に沿って配置し、シリアルデータ配線を含む各種配線(173b)が接続される入力端子をLSIチップの他方の長辺に沿って配置する。 出力端子が配置される長辺側にも入力端子を配置するので、全入力端子が一列に配置される場合よりもLSIの長辺の長さを短くすることができ、製造コストを下げることができる。また、出力端子が配置される長辺側に配置する入力端子には、低周波高振幅のパラレルデータ配線を接続することで、配線長を延長してもノイズが発生し難いという効果もある。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)