WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010143233) IC SOCKET FOR BATCH PROCESSING SYSTEM USING IC TRAY
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/143233    International Application No.:    PCT/JP2009/002649
Publication Date: 16.12.2010 International Filing Date: 11.06.2009
IPC:
H01R 33/76 (2006.01), G01R 31/26 (2006.01), H01L 23/32 (2006.01)
Applicants: YAMADA DENON.CO.,LTD. [JP/JP]; 2-12-20, Nagaranishi, Kitaku, Osaka-city, Osaka 5310061 (JP) (For All Designated States Except US).
MATSUI, Hideo [JP/JP]; (JP) (For US Only)
Inventors: MATSUI, Hideo; (JP)
Priority Data:
Title (EN) IC SOCKET FOR BATCH PROCESSING SYSTEM USING IC TRAY
(FR) SUPPORT DE CIRCUIT INTÉGRÉ POUR SYSTÈME DE TRAITEMENT PAR LOTS UTILISANT UN PLATEAU DE CIRCUITS INTÉGRÉS
(JA) ICトレー一括処理方式のICソケット
Abstract: front page image
(EN)A semiconductor device is surely brought into contact with an electrical signal/power supply test board without using conventional IC sockets.  More semiconductor devices can be mounted compared with those mounted on conventional electrical signal/power supply test boards.  The cross-section of the tray-type electrical signal/power supply test board of this invention is shown in fig. 9.  The figure shows a state wherein a semiconductor device (9) is mounted on a test tray (4) and a probe board (5) is aligned with the test tray.  Each lead terminal of a semiconductor device 2 (10) is wired by a lead terminal (11) and a printed pattern of each semiconductor device (9), and each lead terminal has a function of inputting signals to each semiconductor device (9), and a function of comparing signals outputted from each semiconductor device (9) with an expected value.  Furthermore, each semiconductor device (9) is brought into contact with a heat transfer plate (12) made of an aluminum material or the like.
(FR)Selon l'invention, un dispositif à semi-conducteurs est amené en contact de façon sûre avec une carte de test de signal électrique/d'alimentation électrique sans utiliser des supports de circuit intégré classiques. Davantage de dispositifs à semi-conducteurs peuvent être montés par rapport à ceux montés sur les cartes de test de signal électrique/d'alimentation électrique classiques. La section transversale de la carte de test de signal électrique/d'alimentation électrique du type plateau de cette invention est représentée sur la figure 9. La figure représente une situation dans laquelle un dispositif à semi-conducteurs (9) est monté sur un plateau de test (4) et une carte sonde (5) est alignée avec le plateau de test. Chaque borne de sortie d'un dispositif à semi-conducteur 2 (10) est câblée par une borne de sortie (11) et un motif imprimé de chaque dispositif à semi-conducteurs (9), et chaque borne de sortie a une fonction d'entrée de signaux dans chaque dispositif à semi-conducteurs (9), et une fonction de comparaison de signaux délivrés par chaque dispositif à semi-conducteur (9) à une valeur attendue. En outre, chaque dispositif à semi-conducteur (9) est amené en contact avec une plaque de transfert de chaleur (12) faite d'un matériau à base d'aluminium ou analogue.
(JA)従来のICソケットを使用することなく半導体デバイスと電気信号及び電源供給試験基板を確実に接触させること。又、従来の電気信号及び電源供給試験基板に比べて多くの半導体デバイスを搭載可能とすることを課題としている。図9は今回考案したトレー方式の電気信号及び電源供給試験基板の断面図である。(4)のテストトレーに(9)の半導体デバイスを搭載して尚且つ(5)のプローブボードを合わせた状態を示している。(10)の半導体デバイス(2)の各リード端子は、(9)の各半導体デバイスの(11)のリード端子とプリントパターンにより配線されており、(9)の各半導体デバイスに信号を入力する機能と(9)の各半導体デバイスから出力される信号を期待値と比較する機能を有している。又(9)の各半導体デバイスはアルミ材などで製作した(12)の熱伝導板に接触している。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)