WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2010141221) COMMUNICATION BETWEEN INTERNAL AND EXTERNAL PROCESSORS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/141221    International Application No.:    PCT/US2010/035448
Publication Date: 09.12.2010 International Filing Date: 19.05.2010
IPC:
G06F 13/16 (2006.01)
Applicants: MICRON TECHNOLOGY, INC. [US/US]; 8000 S. Federal Way Boise, Idaho 83707-0006 (US) (For All Designated States Except US).
WALKER, Robert [US/US]; (US) (For US Only)
Inventors: WALKER, Robert; (US)
Agent: MANWARE, Robert A.; 7915 FM 1960 West, Suite 330 Houston, Texas 77070 (US)
Priority Data:
12/478,465 04.06.2009 US
Title (EN) COMMUNICATION BETWEEN INTERNAL AND EXTERNAL PROCESSORS
(FR) COMMUNICATION ENTRE PROCESSEURS INTERNES ET EXTERNES
Abstract: front page image
(EN)Systems, methods of operating a memory device, and methods of arbitrating access to a memory array in a memory device having an internal processor are provided. In one or more embodiments, conflicts in accessing the memory array are reduced by interfacing an external processor, such as a memory controller, with the internal processor, which could be an embedded ALU, through a control interface. The external processor can control access to the memory array, and the internal processor can send signals to the external processor to request access to the memory array. The signals may also request a particular bank in the memory array. In different embodiments, the external processor and the internal processor communicate via the control interface or a standard memory interface to grant access to the memory array, or to a particular bank in the memory array, for example.
(FR)La présente invention concerne des systèmes, des procédés d'exploitation d'un dispositif de mémoire, et des procédés d'arbitrage de l'accès à une matrice mémoire d'un dispositif de mémoire à processeur interne. Dans un ou plusieurs modes de réalisation, pour réduire les conflits d'accès à la matrice mémoire, on équipe d'une interface de commande un processeur interne, tel qu'un contrôleur d'accès mémoire, lequel processeur interne peut être une unité arithmétique et logique intégrée. Le processeur externe peut commander l'accès à la matrice mémoire, et le processeur interne peut envoyer au processeur externe des signaux de demande d'accès à la matrice mémoire. Les signaux peuvent également demander un banc de mémoire particulier de la matrice mémoire. Dans différents modes de réalisation, le processeur externe et le processeur interne communiquent par l'intermédiaire de l'interface de commande ou d'une interface de mémoire standard de façon à autoriser l'accès, à la matrice mémoire, ou à un banc de mémoire particulier de la matrice mémoire.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)