WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2010/140523    International Application No.:    PCT/JP2010/058955
Publication Date: 09.12.2010 International Filing Date: 27.05.2010
H03M 1/38 (2006.01)
Applicants: MITSUMI ELECTRIC CO., LTD. [JP/JP]; 2-11-2, Tsurumaki, Tama-shi, Tokyo 2068567 (JP) (For All Designated States Except US).
INOUE, Fumihiro [JP/JP]; (JP) (For US Only)
Inventors: INOUE, Fumihiro; (JP)
Agent: ARAFUNE, Hiroshi; c/o KOYO INTERNATIONAL PATENT AND LAW FIRM, 5F., Nikko Kagurazaka Bldg., 18, Iwatocho, Shinjuku-ku, Tokyo 1620832 (JP)
Priority Data:
2009-131902 01.06.2009 JP
(JA) 逐次比較型AD変換回路及び半導体集積回路
Abstract: front page image
(EN)Disclosed is a successive approximation A/D converter circuit that enhances conversion accuracy by correcting the errors arising from the switching noise at the comparison circuit without causing an increase in area or current consumption or a reduction in conversion speed. The successive approximation A/D converter circuit has a comparison circuit that determines whether an input analog voltage is greater or smaller than a comparison voltage and that is equipped with a plurality of amplification stages that are connected in a cascade by a coupling capacitance. The successive approximation A/D converter circuit is equipped with: a sub D/A converter circuit having a capacitor, of which one terminal is connected to the input terminal for the first amplification stage of the comparison circuit and a switching means that can switch the voltage applied the other terminal of the aforementioned capacitor based on the output of the comparison circuit; and a control circuit that generates a control signal for the sub D/A converter circuit based on the output of the comparison circuit to cause the comparison circuit to compare redundancies and that is able to generate a register value correction signal by averaging the output of the comparison circuit. This configuration enables a redundancy comparison operation to be executed using the conversion result as the starting value after a normal A/D conversion operation.
(FR)L'invention porte sur un circuit convertisseur A/N à approximations successives qui améliore la précision de conversion par correction des erreurs provenant du bruit de commutation au niveau du circuit de comparaison sans provoquer une augmentation de superficie ou de consommation de courant ni une réduction de vitesse de conversion. Le circuit convertisseur A/N à approximations successives comprend un circuit de comparaison qui détermine si une tension analogique d'entrée est supérieure ou inférieure à une tension de comparaison et qui comprend une pluralité d'étages d'amplification qui sont connectés en cascade par une capacité de couplage. Le circuit convertisseur A/N à approximations successives comprend : un sous-circuit convertisseur N/A comprenant un condensateur, dont une borne est connectée à la borne d'entrée du premier étage d'amplification du circuit de comparaison, et un moyen de commutation qui peut commuter la tension appliquée à l'autre borne du condensateur susmentionné sur la base de la sortie du circuit de comparaison ; et un circuit de commande qui génère un signal de commande pour le sous-circuit convertisseur N/A sur la base de la sortie du circuit de comparaison afin d'amener le circuit de comparaison à comparer des redondances, et qui est capable de générer un signal de correction de valeur de registre par moyennage de la sortie du circuit de comparaison. Cette configuration permet d'exécuter une opération de comparaison de redondance en utilisant le résultat de conversion comme valeur de départ après une opération de conversion A/N normale.
(JA) 逐次比較型AD変換回路において、面積増加や変換速度低下もしくは消費電流増加を招くことなく、比較回路で生じる切り換わりノイズに起因したエラーを補正し変換精度を向上させる。 結合容量を介して縦続接続された複数の増幅段を備え入力アナログ電圧と比較電圧の大小を判定する比較回路を備えた逐次比較型AD変換回路において、比較回路の初段の増幅段の入力端子に一方の端子が接続された容量と、比較回路の出力に基づいて前記容量の他方の端子に印加する電圧を切替え可能なスイッチ手段を有するサブDA変換回路と、比較回路の出力に応じてサブDA変換回路の制御信号を生成し比較回路に冗長比較を実行させるとともに比較回路の出力の平均化処理を行なってレジスタの値の補正信号を生成可能な制御回路とを設け、通常のAD変換動作の後に該変換結果をスタート値として冗長比較動作を実行可能に構成した。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)